]> git.proxmox.com Git - mirror_edk2.git/blob - Vlv2TbltDevicePkg/PlatformInitPei/PlatformEarlyInit.h
projects / mirror_edk2.git / blob
? search:


c2cdfa3900b2e2433467a05a992e5be49a180d06
[mirror_edk2.git] / Vlv2TbltDevicePkg / PlatformInitPei / PlatformEarlyInit.h
1 /*++
2
3 Copyright (c) 2004 - 2014, Intel Corporation. All rights reserved.<BR>
4
5 This program and the accompanying materials are licensed and made available under
6 the terms and conditions of the BSD License that accompanies this distribution.
7 The full text of the license may be found at
8 http://opensource.org/licenses/bsd-license.php.
9
10 THE PROGRAM IS DISTRIBUTED UNDER THE BSD LICENSE ON AN "AS IS" BASIS,
11 WITHOUT WARRANTIES OR REPRESENTATIONS OF ANY KIND, EITHER EXPRESS OR IMPLIED.
12
13
14 Module Name:
15
16 PlatformEarlyInit.h
17
18 Abstract:
19
20 Platform Early Stage header file
21
22
23
24 --*/
25
26 /*++
27 This file contains an 'Intel Peripheral Driver' and is
28 licensed for Intel CPUs and chipsets under the terms of your
29 license agreement with Intel or your vendor. This file may
30 be modified by the user, subject to additional terms of the
31 license agreement
32 --*/
33
34 #ifndef _EFI_PLATFORM_EARLY_INIT_H_
35 #define _EFI_PLATFORM_EARLY_INIT_H_
36
37 #define EFI_FORWARD_DECLARATION(x) typedef struct _##x x
38 #include <FrameworkPei.h>
39 #include "PlatformBaseAddresses.h"
40 #include "PchAccess.h"
41 #include "VlvAccess.h"
42 #include "SetupMode.h"
43 #include "PlatformBootMode.h"
44 #include "Platform.h"
45 #include "LegacySpeaker.h"
46
47 #include <Ppi/Stall.h>
48 #include <Guid/PlatformInfo.h>
49 #include <Guid/SetupVariable.h>
50 #include <Ppi/AtaController.h>
51 #include <Ppi/FindFv.h>
52 #include <Ppi/BootInRecoveryMode.h>
53 #include <Ppi/ReadOnlyVariable2.h>
54 #include <Ppi/Capsule.h>
55 #include <Guid/EfiVpdData.h>
56 #include <Library/DebugLib.h>
57 #include <Library/BaseMemoryLib.h>
58 #include <Library/PcdLib.h>
59 #include <Library/IoLib.h>
60 #include <Library/HobLib.h>
61 #include <Library/BaseLib.h>
62 #include <Library/PeiServicesLib.h>
63 #include <Library/MtrrLib.h>
64 #include <Library/CpuIA32.h>
65
66 #include <IndustryStandard/Pci22.h>
67 #include <Ppi/Speaker.h>
68 #include <Guid/FirmwareFileSystem.h>
69 #include <Guid/MemoryTypeInformation.h>
70 #include <Ppi/Cache.h>
71 #include <Ppi/Smbus.h>
72 #include <Library/PchPlatformLib.h>
73 #include <Ppi/SmbusPolicy.h>
74 #include <Ppi/Reset.h>
75 #include <Ppi/EndOfPeiPhase.h>
76 #include <Ppi/MemoryDiscovered.h>
77 #include <Ppi/VlvPolicy.h>
78 #include <Guid/GlobalVariable.h>
79 #include <Ppi/RecoveryModule.h>
80 #include <Ppi/DeviceRecoveryModule.h>
81 #include <Guid/Capsule.h>
82 #include <Guid/RecoveryDevice.h>
83 #include <Ppi/MasterBootMode.h>
84 #include <Guid/PlatformCpuInfo.h>
85 #include <Guid/OsSelection.h>
86
87 #define SMC_LAN_ON 0x46
88 #define SMC_LAN_OFF 0x47
89 #define SMC_DEEP_S3_STS 0xB2
90
91
92
93
94 //
95 // Wake Event Types
96 //
97 #define SMBIOS_WAKEUP_TYPE_RESERVED 0x00
98 #define SMBIOS_WAKEUP_TYPE_OTHERS 0x01
99 #define SMBIOS_WAKEUP_TYPE_UNKNOWN 0x02
100 #define SMBIOS_WAKEUP_TYPE_APM_TIMER 0x03
101 #define SMBIOS_WAKEUP_TYPE_MODEM_RING 0x04
102 #define SMBIOS_WAKEUP_TYPE_LAN_REMOTE 0x05
103 #define SMBIOS_WAKEUP_TYPE_POWER_SWITCH 0x06
104 #define SMBIOS_WAKEUP_TYPE_PCI_PME 0x07
105 #define SMBIOS_WAKEUP_TYPE_AC_POWER_RESTORED 0x08
106
107 #define EFI_CPUID_VIRT_PHYS_ADDRESS_SIZE 0x80000008
108
109 //
110 // Defines for stall ppi
111 //
112 #define PEI_STALL_RESOLUTION 1
113
114 //
115 // Used in PEI memory test routines
116 //
117 #define MEMORY_TEST_COVER_SPAN 0x40000
118 #define MEMORY_TEST_PATTERN 0x5A5A5A5A
119
120 #define EFI_LOW_BEEP_FREQUENCY 0x31B
121 #define EFI_HIGH_BEEP_FREQUENCY 0x254
122
123 //
124 // General Purpose Constants
125 //
126 #define ICH_ACPI_TIMER_MAX_VALUE 0x1000000 //The timer is 24 bit overflow
127
128
129
130 //
131 //
132 // GPIO Register Settings for ValleyFalls (Tablet)
133 //
134 //
135 // IO Space configyuration registers
136 // Field Descriptions:
137 // USE: Defines the pin's usage model: GPIO (G) or Native (N) mode.
138 // I/O: Defines whether GPIOs are inputs (I) or outputs (O).
139 // (Note: Only meaningful for pins used as GPIOs.)
140 // LVL: This field gives you the initial value for "output" GPIO's.
141 // (Note: The output level is dependent upon whether the pin is inverted.)
142 // TPE: Defines whether Trigger Positive Edge Enable.
143 // TNE: Defines whether Trigger Negative Edge Enable.
144 // WAKE_EN: only support in SUS community
145 // (Note: Only affects the level sent to the GPE logic and does not
146 // affect the level read through the GPIO registers.)
147 //
148 //
149 // Memory spcae configuration registers
150 //
151 // Field Descriptions:
152 // PAD releated:
153 // PAD_CONF0
154 // PAD_CONF1
155 // PAD_VAL
156 // PAD_DFT
157 //
158 // Notes:
159 // 1. N = Native , G = GPIO , I = Input, O = Output, - = BOTH/NOT SURE
160 //
161 // Signal UsedAs USE I/O LVL TPE TNE PCONF0 PCONF1 PVAL PDFT
162 // -------------------------------------------------------------------------------------------------------------------------
163 // GPIO0 UART1_RXD-L N I - - - cd29h - - -
164 // GPIO1 UART1_TXD-0 N O - - - cd29h - - -
165 // *GPIO2 UART1_RTS_B-1 N I - - - cca9h - - -
166 // *GPIO3 UART1_CTS_B-H N O - - - cca9h - - -
167
168 // GPIO4 I2C1_SDA-OD-O N - - - - cca9h - - -
169 // GPIO5 I2C1_SCL-OD-O N - - - - cca9h - - -
170 // GPIO6 I2S_SYSCLK-0 N O - - - 8d51h - - -
171 // GPIO7 I2S_L_R-0 (SP) N O - - - 8cd1h - - -
172 // GPIO8 I2S_DATA_OUT-0 N O - - - 8cd1h - - -
173 // GPIO9 I2S_SDATA_IN-L N I - - - 8cd1h - - -
174
175 // GPIO10 PCM_CLK-0 N O - - - 8d51h - - -
176 // GPIO11 PCM_FSYNC-0 (SP) N O - - - 8cd1h - - -
177 // GPIO12 PCM_DATA_OUT-0 (SP) N O - - - 8cd1h - - -
178 // GPIO13 PCM_DATA_IN-L N I - - - 8d51h - - -
179
180 // GPIO14 SATA_GP0 N - - - - - - - -
181 // GPIO15 I2C2_SDA-OD-O/I N - - - - ccaah - - -
182
183 // GPIO16 SATA_LEDN N O - - - - - - -
184 // GPIO17 UART2_RTS_B-1 N I - - - cd2ah - - -
185 // GPIO18 UART2_CTS_B-H N O - - - ccaah - - -
186 // GPIO19 UART2_RXD-H N I - - - ccaah - - -
187
188 // GPIO20 I2C2_SCL-OD-O/I N - - - - ccaah - - -
189 // GPIO21 **PCIE_CLKREQ4B N - - - - - - - -
190 // GPIO22 UART2_TXD-0 N O - - - ccaah - - -
191 // GPIO23 FLEX_CLK_SE1 N - - - - - - - -
192
193 // GPIO24 SPI0_SCK-0 N O - - - 8d02h - - -
194 // GPIO25 SPI0_CS-1 N O - - - 8d02h - - -
195 // GPIO26 SPI0_MOSI-0 N O - - - 8d02h - - -
196 // GPIO27 SPI0_MISO-L N I - - - 8d02h - - -
197
198 // GPIO28 UART3_RXD-L N I - - - - - - -
199 // GPIO29 UART3_TXD-0 N O - - - - - - -
200 // GPIO30 UART4_RXD-L N I - - - - - - -
201 // GPIO31 UART4_TXD-0 N O - - - - - - -
202
203 // GPIO32 SDMMC1_CLK N - - - - 208d51h - - -
204 // GPIO33 SDMMC1_D0 N - - - - 8cd1h - - -
205 // GPIO34 SDMMC1_D1 N - - - - 8cd1h - - -
206 // GPIO35 SDMMC1_D2 N - - - - 8cd1h - - -
207 // GPIO36 SDMMC1_D3_CD_B N - - - - 8cd1h - - -
208 // GPIO37 MMC1_D4_SD_WE N - - - - 8cd1h - - -
209 // GPIO38 MMC1_D5 N - - - - 8cd1h - - -
210 // GPIO39 MMC1_D6 N - - - - 8cd1h - - -
211 // GPIO40 MMC1_D7 N - - - - 8cd1h - - -
212 // GPIO41 SDMMC1_CMD N - - - - 8cd1h - - -
213 // GPIO42 MMC1_RESET_B N - - - - 208d51h - - -
214
215 // GPIO43 SDMMC2_CLK N - - - - 208d51h - - -
216 // GPIO44 SDMMC2_D0 N - - - - 8cd1h - - -
217 // GPIO45 SDMMC2_D1 N - - - - 8cd1h - - -
218 // GPIO46 SDMMC2_D2 N - - - - 8cd1h - - -
219 // GPIO47 SDMMC2_D3_CD_B N - - - - 8cd1h - - -
220 // GPIO48 SDMMC2_CMD N - - - - 8cd1h - - -
221
222 // GPIO49 SDMMC3_CLK N - - - - 8d51h - - -
223 // GPIO50 SDMMC3_D0 N - - - - 8cd1h - - -
224 // GPIO51 SDMMC3_D1 N - - - - 8cd1h - - -
225 // GPIO52 SDMMC3_D2 N - - - - 8cd1h - - -
226 // GPIO53 SDMMC3_D3 N - - - - 8cd1h - - -
227 // GPIO54 SDMMC3_CD_B N - - - - cca9h - - -
228 // GPIO55 SDMMC3_CMD N - - - - 8cd1h - - -
229 // GPIO56 SDMMC3_1P8_EN N - - - - cd29h - - -
230
231 // GPIO57 LPC_AD0 N - - - - - - - -
232 // GPIO58 LPC_AD1 N - - - - - - - -
233 // GPIO59 LPC_AD2 N - - - - - - - -
234 // GPIO60 LPC_AD3 N - - - - - - - -
235 // GPIO61 LPC_FRAMEB N O - - - - - - -
236 // GPIO62 LPC_CLKOUT0 N O - - - - - - -
237 // GPIO63 LPC_CLKOUT1 N O - - - - - - -
238 // GPIO64 LPC_CLKRUNB N - - - - - - - -
239
240 // GPIO65 SMB_DATA N - - - - - - - -
241 // GPIO66 SMB_CLK N - - - - - - - -
242 // GPIO67 SMB_ALERTB N - - - - - - - -
243
244 // GPIO68 ILB_SEIRQ N - - - - - - - -
245 // GPIO69 SPKR N O - - - - - - -
246
247 //SUS WELL
248
249 //GPIO_SUS0 BT_WAKEUP_VLV N O - - - CCA8h - - -
250 //GPIO_SUS1 BT_CLOCK_REQ N O - - - CCA8h - - -
251 //GPIO_SUS2 WIFI_PWR_EN N O - - - CCA8h - - -
252 //GPIO_SUS3 SD_CARD_PWR_EN N O - - - CD28h - - -
253 //GPIO_SUS4 GPIO_SUS4 N O - - - CD28h - - -
254 //GPIO_SUS5 GPIO_SUS5 N O - - - CD28h - - -
255 //GPIO_SUS6 SUSPWRDNACK N O - - - 8850h - - -
256 //GPIO_SUS7 PMU_SLP_DDRVTT_B N O - - - 8850h - - -
257 //GPIO_SUS8 PMU_WAKE_B N O - - - CCA8h - - -
258 //GPIO_SUS9 PMU_PWRBTN_B N O - - - CCA8h - - -
259 //GPIO_SUS10 PMU_WAKE_LAN_B N O - - - CCA8h - - -
260 //GPIO_SUS11 SUS_STAT_B N O - - - C828h - - -
261 //GPIO_SUS12 GPIO_SUS12 N O - - - C828h - - -
262 //GPIO_SUS13 USB_OC0_B-20K,H N O - - - CCA8h - - -
263 //GPIO_SUS14 GPIO_SUS14 N O - - - CCA8h - - -
264 //GPIO_SUS15 SPI_CS1_B-20K,H N O - - - 8C80h - - -
265 //GPIO_SUS16 PMU_SUSCLK N O - - - C828h - - -
266 //
267
268
269 #define VF_TAB_GPIO_USE_SEL_VAL_0_31 0x00000000
270 #define VF_TAB_GPIO_USE_SEL_VAL_32_63 0x00000000
271 #define VF_TAB_GPIO_USE_SEL_VAL_64_70 0x00000000
272 #define VF_TAB_GPIO_USE_SEL_VAL_SUS 0x00000000
273
274 //
275 //1010 --00 0100 01-- 0101 --0- 0001 1010
276 //
277 #define VF_TAB_GPIO_IO_SEL_VAL_0_31 0x00000000 // BIT30 | BIT28 | BIT27 | BIT19 | BIT17 | BIT13 | BIT9 | BIT2 | BIT0
278 #define VF_TAB_GPIO_IO_SEL_VAL_32_63 0x00000000
279 #define VF_TAB_GPIO_IO_SEL_VAL_64_70 0x00000000
280 #define VF_TAB_GPIO_IO_SEL_VAL_SUS 0x00000000
281
282
283 #define VF_TAB_GPIO_LVL_VAL_0_31 0x00000000
284 #define VF_TAB_GPIO_LVL_VAL_32_63 0x00000000
285 #define VF_TAB_GPIO_LVL_VAL_64_70 0x00000000
286 #define VF_TAB_GPIO_LVL_VAL_SUS 0x00000000
287
288 #define VF_TAB_GPIO_TPE_VAL_0_31 0x00000000
289 #define VF_TAB_GPIO_TPE_VAL_SUS 0x00000000
290
291 #define VF_TAB_GPIO_TNE_VAL_0_31 0x00000000
292 #define VF_TAB_GPIO_TNE_VAL_SUS 0x00000000
293
294 #define VF_TAB_GPIO_TS_VAL_0_31 0x00000000
295 #define VF_TAB_GPIO_TS_VAL_SUS 0x00000000
296
297
298 //
299 // Memory space registers
300 //
301
302 //
303 // CONF0
304 //
305 #define VF_TAB_PAD_CONF0_GPIO0 0xcd29
306 #define VF_TAB_PAD_CONF0_GPIO1 0xcd29
307 #define VF_TAB_PAD_CONF0_GPIO2 0xcca9
308 #define VF_TAB_PAD_CONF0_GPIO3 0xcca9
309 #define VF_TAB_PAD_CONF0_GPIO4 0xcca9
310 #define VF_TAB_PAD_CONF0_GPIO5 0xcca9
311 #define VF_TAB_PAD_CONF0_GPIO6 0x8d51
312 #define VF_TAB_PAD_CONF0_GPIO7 0x8cd1
313 #define VF_TAB_PAD_CONF0_GPIO8 0x8cd1
314 #define VF_TAB_PAD_CONF0_GPIO9 0x8cd1
315 #define VF_TAB_PAD_CONF0_GPIO10 0x8d51
316 #define VF_TAB_PAD_CONF0_GPIO11 0x8cd1
317 #define VF_TAB_PAD_CONF0_GPIO12 0x8cd1
318 #define VF_TAB_PAD_CONF0_GPIO13 0x8d51
319 #define VF_TAB_PAD_CONF0_GPIO14 0xCCA8
320 #define VF_TAB_PAD_CONF0_GPIO15 0xccaa
321 #define VF_TAB_PAD_CONF0_GPIO16 0xC828
322 #define VF_TAB_PAD_CONF0_GPIO17 0xcd2a
323 #define VF_TAB_PAD_CONF0_GPIO18 0xccaa
324 #define VF_TAB_PAD_CONF0_GPIO19 0xccaa
325 #define VF_TAB_PAD_CONF0_GPIO20 0xccaa
326 #define VF_TAB_PAD_CONF0_GPIO21 0xCCA9
327 #define VF_TAB_PAD_CONF0_GPIO22 0xccaa
328 #define VF_TAB_PAD_CONF0_GPIO23 0xCD2A
329 #define VF_TAB_PAD_CONF0_GPIO24 0x8d02
330 #define VF_TAB_PAD_CONF0_GPIO25 0x8d02
331 #define VF_TAB_PAD_CONF0_GPIO26 0x8d02
332 #define VF_TAB_PAD_CONF0_GPIO27 0x8d02
333 #define VF_TAB_PAD_CONF0_GPIO28 0x8D02
334 #define VF_TAB_PAD_CONF0_GPIO29 0x8D02
335 #define VF_TAB_PAD_CONF0_GPIO30 0x8D00
336 #define VF_TAB_PAD_CONF0_GPIO31 0xCD2A
337 #define VF_TAB_PAD_CONF0_GPIO32 0x208d51
338 #define VF_TAB_PAD_CONF0_GPIO33 0x8cd1
339 #define VF_TAB_PAD_CONF0_GPIO34 0x8cd1
340 #define VF_TAB_PAD_CONF0_GPIO35 0x8cd1
341 #define VF_TAB_PAD_CONF0_GPIO36 0x8cd1
342 #define VF_TAB_PAD_CONF0_GPIO37 0x8cd1
343 #define VF_TAB_PAD_CONF0_GPIO38 0x8cd1
344 #define VF_TAB_PAD_CONF0_GPIO39 0x8cd1
345 #define VF_TAB_PAD_CONF0_GPIO40 0x8cd1
346 #define VF_TAB_PAD_CONF0_GPIO41 0x8cd1
347 #define VF_TAB_PAD_CONF0_GPIO42 0x208d51
348 #define VF_TAB_PAD_CONF0_GPIO43 0x208d51
349 #define VF_TAB_PAD_CONF0_GPIO44 0x8cd1
350 #define VF_TAB_PAD_CONF0_GPIO45 0x8cd1
351 #define VF_TAB_PAD_CONF0_GPIO46 0x8cd1
352 #define VF_TAB_PAD_CONF0_GPIO47 0x8cd1
353 #define VF_TAB_PAD_CONF0_GPIO48 0x8cd1
354 #define VF_TAB_PAD_CONF0_GPIO49 0x8d51
355 #define VF_TAB_PAD_CONF0_GPIO50 0x8cd1
356 #define VF_TAB_PAD_CONF0_GPIO51 0x8cd1
357 #define VF_TAB_PAD_CONF0_GPIO52 0x8cd1
358 #define VF_TAB_PAD_CONF0_GPIO53 0x8cd1
359 #define VF_TAB_PAD_CONF0_GPIO54 0xcca9
360 #define VF_TAB_PAD_CONF0_GPIO55 0x8cd1
361 #define VF_TAB_PAD_CONF0_GPIO56 0xcd29
362 #define VF_TAB_PAD_CONF0_GPIO57 0x8C80
363 #define VF_TAB_PAD_CONF0_GPIO58 0x8C80
364 #define VF_TAB_PAD_CONF0_GPIO59 0x8C80
365 #define VF_TAB_PAD_CONF0_GPIO60 0x8C80
366 #define VF_TAB_PAD_CONF0_GPIO61 0x8800
367 #define VF_TAB_PAD_CONF0_GPIO62 0x8D00
368 #define VF_TAB_PAD_CONF0_GPIO63 0x8800
369 #define VF_TAB_PAD_CONF0_GPIO64 0x8800
370 #define VF_TAB_PAD_CONF0_GPIO65 0xC828
371 #define VF_TAB_PAD_CONF0_GPIO66 0xC828
372 #define VF_TAB_PAD_CONF0_GPIO67 0xC828
373 #define VF_TAB_PAD_CONF0_GPIO68 0xCCA8
374 #define VF_TAB_PAD_CONF0_GPIO69 0xC828
375 #define VF_TAB_PAD_CONF0_GPIO70 0xCCA8
376
377
378
379 //
380 // PAD_CONF1
381 //
382 #define VF_TAB_PAD_CONF1_GPIO0 0x20002
383 #define VF_TAB_PAD_CONF1_GPIO1 0x20002
384 #define VF_TAB_PAD_CONF1_GPIO2 0x20002
385 #define VF_TAB_PAD_CONF1_GPIO3 0x20002
386 #define VF_TAB_PAD_CONF1_GPIO4 0x20002
387 #define VF_TAB_PAD_CONF1_GPIO5 0x20002
388 #define VF_TAB_PAD_CONF1_GPIO6 0x1F000F
389 #define VF_TAB_PAD_CONF1_GPIO7 0x1F000F
390 #define VF_TAB_PAD_CONF1_GPIO8 0x1F000F
391 #define VF_TAB_PAD_CONF1_GPIO9 0x1F000F
392 #define VF_TAB_PAD_CONF1_GPIO10 0x1F000F
393 #define VF_TAB_PAD_CONF1_GPIO11 0x1F000F
394 #define VF_TAB_PAD_CONF1_GPIO12 0x1F000F
395 #define VF_TAB_PAD_CONF1_GPIO13 0x1F000F
396 #define VF_TAB_PAD_CONF1_GPIO14 0x20002
397 #define VF_TAB_PAD_CONF1_GPIO15 0x20002
398 #define VF_TAB_PAD_CONF1_GPIO16 0x20002
399 #define VF_TAB_PAD_CONF1_GPIO17 0x20002
400 #define VF_TAB_PAD_CONF1_GPIO18 0x20002
401 #define VF_TAB_PAD_CONF1_GPIO19 0x20002
402 #define VF_TAB_PAD_CONF1_GPIO20 0x20002
403 #define VF_TAB_PAD_CONF1_GPIO21 0x20002
404 #define VF_TAB_PAD_CONF1_GPIO22 0x20002
405 #define VF_TAB_PAD_CONF1_GPIO23 0x20002
406 #define VF_TAB_PAD_CONF1_GPIO24 0x00000
407 #define VF_TAB_PAD_CONF1_GPIO25 0x00000
408 #define VF_TAB_PAD_CONF1_GPIO26 0x00000
409 #define VF_TAB_PAD_CONF1_GPIO27 0x00000
410 #define VF_TAB_PAD_CONF1_GPIO28 0x00000
411 #define VF_TAB_PAD_CONF1_GPIO29 0x00000
412 #define VF_TAB_PAD_CONF1_GPIO30 0x00000
413 #define VF_TAB_PAD_CONF1_GPIO31 0x20002
414 #define VF_TAB_PAD_CONF1_GPIO32 0x00000
415 #define VF_TAB_PAD_CONF1_GPIO33 0x00000
416 #define VF_TAB_PAD_CONF1_GPIO34 0x00000
417 #define VF_TAB_PAD_CONF1_GPIO35 0x00000
418 #define VF_TAB_PAD_CONF1_GPIO36 0x00000
419 #define VF_TAB_PAD_CONF1_GPIO37 0x00000
420 #define VF_TAB_PAD_CONF1_GPIO38 0x00000
421 #define VF_TAB_PAD_CONF1_GPIO39 0x00000
422 #define VF_TAB_PAD_CONF1_GPIO40 0x00000
423 #define VF_TAB_PAD_CONF1_GPIO41 0x00000
424 #define VF_TAB_PAD_CONF1_GPIO42 0x00000
425 #define VF_TAB_PAD_CONF1_GPIO43 0x00000
426 #define VF_TAB_PAD_CONF1_GPIO44 0x00000
427 #define VF_TAB_PAD_CONF1_GPIO45 0x00000
428 #define VF_TAB_PAD_CONF1_GPIO46 0x00000
429 #define VF_TAB_PAD_CONF1_GPIO47 0x00000
430 #define VF_TAB_PAD_CONF1_GPIO48 0x00000
431 #define VF_TAB_PAD_CONF1_GPIO49 0x00000
432 #define VF_TAB_PAD_CONF1_GPIO50 0x00000
433 #define VF_TAB_PAD_CONF1_GPIO51 0x00000
434 #define VF_TAB_PAD_CONF1_GPIO52 0x00000
435 #define VF_TAB_PAD_CONF1_GPIO53 0x00000
436 #define VF_TAB_PAD_CONF1_GPIO54 0x20002
437 #define VF_TAB_PAD_CONF1_GPIO55 0x00000
438 #define VF_TAB_PAD_CONF1_GPIO56 0x20002
439 #define VF_TAB_PAD_CONF1_GPIO57 0x00000
440 #define VF_TAB_PAD_CONF1_GPIO58 0x00000
441 #define VF_TAB_PAD_CONF1_GPIO59 0x00000
442 #define VF_TAB_PAD_CONF1_GPIO60 0x00000
443 #define VF_TAB_PAD_CONF1_GPIO61 0x00000
444 #define VF_TAB_PAD_CONF1_GPIO62 0x00000
445 #define VF_TAB_PAD_CONF1_GPIO63 0x00000
446 #define VF_TAB_PAD_CONF1_GPIO64 0x00000
447 #define VF_TAB_PAD_CONF1_GPIO65 0x20002
448 #define VF_TAB_PAD_CONF1_GPIO66 0x20002
449 #define VF_TAB_PAD_CONF1_GPIO67 0x20002
450 #define VF_TAB_PAD_CONF1_GPIO68 0x20002
451 #define VF_TAB_PAD_CONF1_GPIO69 0x20002
452 #define VF_TAB_PAD_CONF1_GPIO70 0x20002
453
454
455 //
456 // PAD_VAL
457 //
458 #define VF_TAB_PAD_VAL_GPIO0 0x2
459 #define VF_TAB_PAD_VAL_GPIO1 0x2
460 #define VF_TAB_PAD_VAL_GPIO2 0x2
461 #define VF_TAB_PAD_VAL_GPIO3 0x2
462 #define VF_TAB_PAD_VAL_GPIO4 0x2
463 #define VF_TAB_PAD_VAL_GPIO5 0x2
464 #define VF_TAB_PAD_VAL_GPIO6 0x2
465 #define VF_TAB_PAD_VAL_GPIO7 0x2
466 #define VF_TAB_PAD_VAL_GPIO8 0x2
467 #define VF_TAB_PAD_VAL_GPIO9 0x2
468 #define VF_TAB_PAD_VAL_GPIO10 0x2
469 #define VF_TAB_PAD_VAL_GPIO11 0x2
470 #define VF_TAB_PAD_VAL_GPIO12 0x2
471 #define VF_TAB_PAD_VAL_GPIO13 0x2
472 #define VF_TAB_PAD_VAL_GPIO14 0x2
473 #define VF_TAB_PAD_VAL_GPIO15 0x2
474 #define VF_TAB_PAD_VAL_GPIO16 0x4
475 #define VF_TAB_PAD_VAL_GPIO17 0x2
476 #define VF_TAB_PAD_VAL_GPIO18 0x2
477 #define VF_TAB_PAD_VAL_GPIO19 0x2
478 #define VF_TAB_PAD_VAL_GPIO20 0x2
479 #define VF_TAB_PAD_VAL_GPIO21 0x2
480 #define VF_TAB_PAD_VAL_GPIO22 0x2
481 #define VF_TAB_PAD_VAL_GPIO23 0x2
482 #define VF_TAB_PAD_VAL_GPIO24 0x2
483 #define VF_TAB_PAD_VAL_GPIO25 0x2
484 #define VF_TAB_PAD_VAL_GPIO26 0x2
485 #define VF_TAB_PAD_VAL_GPIO27 0x2
486 #define VF_TAB_PAD_VAL_GPIO28 0x2
487 #define VF_TAB_PAD_VAL_GPIO29 0x2
488 #define VF_TAB_PAD_VAL_GPIO30 0x2
489 #define VF_TAB_PAD_VAL_GPIO31 0x2
490 #define VF_TAB_PAD_VAL_GPIO32 0x2
491 #define VF_TAB_PAD_VAL_GPIO33 0x2
492 #define VF_TAB_PAD_VAL_GPIO34 0x2
493 #define VF_TAB_PAD_VAL_GPIO35 0x2
494 #define VF_TAB_PAD_VAL_GPIO36 0x2
495 #define VF_TAB_PAD_VAL_GPIO37 0x2
496 #define VF_TAB_PAD_VAL_GPIO38 0x2
497 #define VF_TAB_PAD_VAL_GPIO39 0x2
498 #define VF_TAB_PAD_VAL_GPIO40 0x2
499 #define VF_TAB_PAD_VAL_GPIO41 0x2
500 #define VF_TAB_PAD_VAL_GPIO42 0x2
501 #define VF_TAB_PAD_VAL_GPIO43 0x2
502 #define VF_TAB_PAD_VAL_GPIO44 0x2
503 #define VF_TAB_PAD_VAL_GPIO45 0x2
504 #define VF_TAB_PAD_VAL_GPIO46 0x2
505 #define VF_TAB_PAD_VAL_GPIO47 0x2
506 #define VF_TAB_PAD_VAL_GPIO48 0x2
507 #define VF_TAB_PAD_VAL_GPIO49 0x2
508 #define VF_TAB_PAD_VAL_GPIO50 0x2
509 #define VF_TAB_PAD_VAL_GPIO51 0x2
510 #define VF_TAB_PAD_VAL_GPIO52 0x2
511 #define VF_TAB_PAD_VAL_GPIO53 0x2
512 #define VF_TAB_PAD_VAL_GPIO54 0x2
513 #define VF_TAB_PAD_VAL_GPIO55 0x2
514 #define VF_TAB_PAD_VAL_GPIO56 0x2
515 #define VF_TAB_PAD_VAL_GPIO57 0x2
516 #define VF_TAB_PAD_VAL_GPIO58 0x2
517 #define VF_TAB_PAD_VAL_GPIO59 0x2
518 #define VF_TAB_PAD_VAL_GPIO60 0x2
519 #define VF_TAB_PAD_VAL_GPIO61 0x4
520 #define VF_TAB_PAD_VAL_GPIO62 0x2
521 #define VF_TAB_PAD_VAL_GPIO63 0x2
522 #define VF_TAB_PAD_VAL_GPIO64 0x2
523 #define VF_TAB_PAD_VAL_GPIO65 0x2
524 #define VF_TAB_PAD_VAL_GPIO66 0x2
525 #define VF_TAB_PAD_VAL_GPIO67 0x0
526 #define VF_TAB_PAD_VAL_GPIO68 0x2
527 #define VF_TAB_PAD_VAL_GPIO69 0x4
528 #define VF_TAB_PAD_VAL_GPIO70 0x2
529
530
531 //
532 // PAD_DFT
533 //
534 #define VF_TAB_PAD_DFT_GPIO0 0xC
535 #define VF_TAB_PAD_DFT_GPIO1 0xC
536 #define VF_TAB_PAD_DFT_GPIO2 0xC
537 #define VF_TAB_PAD_DFT_GPIO3 0xC
538 #define VF_TAB_PAD_DFT_GPIO4 0xC
539 #define VF_TAB_PAD_DFT_GPIO5 0xC
540 #define VF_TAB_PAD_DFT_GPIO6 0xC
541 #define VF_TAB_PAD_DFT_GPIO7 0xC
542 #define VF_TAB_PAD_DFT_GPIO8 0xC
543 #define VF_TAB_PAD_DFT_GPIO9 0xC
544 #define VF_TAB_PAD_DFT_GPIO10 0xC
545 #define VF_TAB_PAD_DFT_GPIO11 0xC
546 #define VF_TAB_PAD_DFT_GPIO12 0xC
547 #define VF_TAB_PAD_DFT_GPIO13 0xC
548 #define VF_TAB_PAD_DFT_GPIO14 0xC
549 #define VF_TAB_PAD_DFT_GPIO15 0xC
550 #define VF_TAB_PAD_DFT_GPIO16 0xC
551 #define VF_TAB_PAD_DFT_GPIO17 0xC
552 #define VF_TAB_PAD_DFT_GPIO18 0xC
553 #define VF_TAB_PAD_DFT_GPIO19 0xC
554 #define VF_TAB_PAD_DFT_GPIO20 0xC
555 #define VF_TAB_PAD_DFT_GPIO21 0xC
556 #define VF_TAB_PAD_DFT_GPIO22 0xC
557 #define VF_TAB_PAD_DFT_GPIO23 0xC
558 #define VF_TAB_PAD_DFT_GPIO24 0xC
559 #define VF_TAB_PAD_DFT_GPIO25 0xC
560 #define VF_TAB_PAD_DFT_GPIO26 0xC
561 #define VF_TAB_PAD_DFT_GPIO27 0xC
562 #define VF_TAB_PAD_DFT_GPIO28 0xC
563 #define VF_TAB_PAD_DFT_GPIO29 0xC
564 #define VF_TAB_PAD_DFT_GPIO30 0xC
565 #define VF_TAB_PAD_DFT_GPIO31 0xC
566 #define VF_TAB_PAD_DFT_GPIO32 0xC
567 #define VF_TAB_PAD_DFT_GPIO33 0xC
568 #define VF_TAB_PAD_DFT_GPIO34 0xC
569 #define VF_TAB_PAD_DFT_GPIO35 0xC
570 #define VF_TAB_PAD_DFT_GPIO36 0xC
571 #define VF_TAB_PAD_DFT_GPIO37 0xC
572 #define VF_TAB_PAD_DFT_GPIO38 0xC
573 #define VF_TAB_PAD_DFT_GPIO39 0xC
574 #define VF_TAB_PAD_DFT_GPIO40 0xC
575 #define VF_TAB_PAD_DFT_GPIO41 0xC
576 #define VF_TAB_PAD_DFT_GPIO42 0xC
577 #define VF_TAB_PAD_DFT_GPIO43 0xC
578 #define VF_TAB_PAD_DFT_GPIO44 0xC
579 #define VF_TAB_PAD_DFT_GPIO45 0xC
580 #define VF_TAB_PAD_DFT_GPIO46 0xC
581 #define VF_TAB_PAD_DFT_GPIO47 0xC
582 #define VF_TAB_PAD_DFT_GPIO48 0xC
583 #define VF_TAB_PAD_DFT_GPIO49 0xC
584 #define VF_TAB_PAD_DFT_GPIO50 0xC
585 #define VF_TAB_PAD_DFT_GPIO51 0xC
586 #define VF_TAB_PAD_DFT_GPIO52 0xC
587 #define VF_TAB_PAD_DFT_GPIO53 0xC
588 #define VF_TAB_PAD_DFT_GPIO54 0xC
589 #define VF_TAB_PAD_DFT_GPIO55 0xC
590 #define VF_TAB_PAD_DFT_GPIO56 0xC
591 #define VF_TAB_PAD_DFT_GPIO57 0xC
592 #define VF_TAB_PAD_DFT_GPIO58 0xC
593 #define VF_TAB_PAD_DFT_GPIO59 0xC
594 #define VF_TAB_PAD_DFT_GPIO60 0xC
595 #define VF_TAB_PAD_DFT_GPIO61 0xC
596 #define VF_TAB_PAD_DFT_GPIO62 0xC
597 #define VF_TAB_PAD_DFT_GPIO63 0xC
598 #define VF_TAB_PAD_DFT_GPIO64 0xC
599 #define VF_TAB_PAD_DFT_GPIO65 0xC
600 #define VF_TAB_PAD_DFT_GPIO66 0xC
601 #define VF_TAB_PAD_DFT_GPIO67 0xC
602 #define VF_TAB_PAD_DFT_GPIO68 0xC
603 #define VF_TAB_PAD_DFT_GPIO69 0xC
604 #define VF_TAB_PAD_DFT_GPIO70 0xC
605
606
607 //
608 //SUS WELL
609 //
610
611 //
612 // CONF0
613 //
614 #define VF_TAB_PAD_CONF0_GPIO_SUS0 0xCCA8
615 #define VF_TAB_PAD_CONF0_GPIO_SUS1 0xCCA8
616 #define VF_TAB_PAD_CONF0_GPIO_SUS2 0xCCA8
617 #define VF_TAB_PAD_CONF0_GPIO_SUS3 0xCD28
618 #define VF_TAB_PAD_CONF0_GPIO_SUS4 0xCD28
619 #define VF_TAB_PAD_CONF0_GPIO_SUS5 0xCD28
620 #define VF_TAB_PAD_CONF0_GPIO_SUS6 0x8850
621 #define VF_TAB_PAD_CONF0_GPIO_SUS7 0x8850
622 #define VF_TAB_PAD_CONF0_GPIO_SUS8 0xCCA8
623 #define VF_TAB_PAD_CONF0_GPIO_SUS9 0xCCA8
624 #define VF_TAB_PAD_CONF0_GPIO_SUS10 0xCCA8
625 #define VF_TAB_PAD_CONF0_GPIO_SUS11 0xC828
626 #define VF_TAB_PAD_CONF0_GPIO_SUS12 0xC828
627 #define VF_TAB_PAD_CONF0_GPIO_SUS13 0xCCA8
628 #define VF_TAB_PAD_CONF0_GPIO_SUS14 0xCCA8
629 #define VF_TAB_PAD_CONF0_GPIO_SUS15 0x8C80
630 #define VF_TAB_PAD_CONF0_GPIO_SUS16 0xC828
631
632 //
633 // CONF1
634 //
635 #define VF_TAB_PAD_CONF1_GPIO_SUS0 0
636 #define VF_TAB_PAD_CONF1_GPIO_SUS1 0
637 #define VF_TAB_PAD_CONF1_GPIO_SUS2 0
638 #define VF_TAB_PAD_CONF1_GPIO_SUS3 0
639 #define VF_TAB_PAD_CONF1_GPIO_SUS4 0
640 #define VF_TAB_PAD_CONF1_GPIO_SUS5 0
641 #define VF_TAB_PAD_CONF1_GPIO_SUS6 0
642 #define VF_TAB_PAD_CONF1_GPIO_SUS7 0
643 #define VF_TAB_PAD_CONF1_GPIO_SUS8 0
644 #define VF_TAB_PAD_CONF1_GPIO_SUS9 0
645 #define VF_TAB_PAD_CONF1_GPIO_SUS10 0
646 #define VF_TAB_PAD_CONF1_GPIO_SUS11 0
647 #define VF_TAB_PAD_CONF1_GPIO_SUS12 0
648 #define VF_TAB_PAD_CONF1_GPIO_SUS13 0
649 #define VF_TAB_PAD_CONF1_GPIO_SUS14 0
650 #define VF_TAB_PAD_CONF1_GPIO_SUS15 0
651 #define VF_TAB_PAD_CONF1_GPIO_SUS16 0
652
653 //
654 // PAD_VAL
655 //
656 #define VF_TAB_PAD_VAL_GPIO_SUS0 0
657 #define VF_TAB_PAD_VAL_GPIO_SUS1 0
658 #define VF_TAB_PAD_VAL_GPIO_SUS2 0
659 #define VF_TAB_PAD_VAL_GPIO_SUS3 0
660 #define VF_TAB_PAD_VAL_GPIO_SUS4 0
661 #define VF_TAB_PAD_VAL_GPIO_SUS5 0
662 #define VF_TAB_PAD_VAL_GPIO_SUS6 0
663 #define VF_TAB_PAD_VAL_GPIO_SUS7 0
664 #define VF_TAB_PAD_VAL_GPIO_SUS8 0
665 #define VF_TAB_PAD_VAL_GPIO_SUS9 0
666 #define VF_TAB_PAD_VAL_GPIO_SUS10 0
667 #define VF_TAB_PAD_VAL_GPIO_SUS11 0
668 #define VF_TAB_PAD_VAL_GPIO_SUS12 0
669 #define VF_TAB_PAD_VAL_GPIO_SUS13 0
670 #define VF_TAB_PAD_VAL_GPIO_SUS14 0
671 #define VF_TAB_PAD_VAL_GPIO_SUS15 0
672 #define VF_TAB_PAD_VAL_GPIO_SUS16 0
673
674 //
675 // PAD_DFT
676 //
677 #define VF_TAB_PAD_DFT_GPIO_SUS0 0
678 #define VF_TAB_PAD_DFT_GPIO_SUS1 0
679 #define VF_TAB_PAD_DFT_GPIO_SUS2 0
680 #define VF_TAB_PAD_DFT_GPIO_SUS3 0
681 #define VF_TAB_PAD_DFT_GPIO_SUS4 0
682 #define VF_TAB_PAD_DFT_GPIO_SUS5 0
683 #define VF_TAB_PAD_DFT_GPIO_SUS6 0
684 #define VF_TAB_PAD_DFT_GPIO_SUS7 0
685 #define VF_TAB_PAD_DFT_GPIO_SUS8 0
686 #define VF_TAB_PAD_DFT_GPIO_SUS9 0
687 #define VF_TAB_PAD_DFT_GPIO_SUS10 0
688 #define VF_TAB_PAD_DFT_GPIO_SUS11 0
689 #define VF_TAB_PAD_DFT_GPIO_SUS12 0
690 #define VF_TAB_PAD_DFT_GPIO_SUS13 0
691 #define VF_TAB_PAD_DFT_GPIO_SUS14 0
692 #define VF_TAB_PAD_DFT_GPIO_SUS15 0
693 #define VF_TAB_PAD_DFT_GPIO_SUS16 0
694
695
696 //
697 //
698 // GPIO Register Settings for ValleyFalls (Netbook)
699 //
700 //
701 // IO Space configyuration registers
702 // Field Descriptions:
703 // USE: Defines the pin's usage model: GPIO (G) or Native (N) mode.
704 // I/O: Defines whether GPIOs are inputs (I) or outputs (O).
705 // (Note: Only meaningful for pins used as GPIOs.)
706 // LVL: This field gives you the initial value for "output" GPIO's.
707 // (Note: The output level is dependent upon whether the pin is inverted.)
708 // TPE: Defines whether Trigger Positive Edge Enable.
709 // TNE: Defines whether Trigger Negative Edge Enable.
710 // WAKE_EN: only support in SUS community
711 // (Note: Only affects the level sent to the GPE logic and does not
712 // affect the level read through the GPIO registers.)
713 //
714 //
715 // Memory spcae configuration registers
716 //
717 // Field Descriptions:
718 // PAD releated:
719 // PAD_CONF0
720 // PAD_CONF1
721 // PAD_VAL
722 // PAD_DFT
723 //
724 // Notes:
725 // 1. N = Native , G = GPIO , I = Input, O = Output, - = BOTH/NOT SURE
726 //
727 // Signal UsedAs USE I/O LVL TPE TNE PCONF0 PCONF1 PVAL PDFT
728 // -------------------------------------------------------------------------------------------------------------------------
729 // GPIO0 UART1_RXD-L N I - - - cd29h - - -
730 // GPIO1 UART1_TXD-0 N O - - - cd29h - - -
731 // *GPIO2 UART1_RTS_B-1 N I - - - cca9h - - -
732 // *GPIO3 UART1_CTS_B-H N O - - - cca9h - - -
733
734 // GPIO4 NMI_B-H G - - - - cca9h - - -
735 // GPIO5 GPIO_D5 G - - - - cca9h - - -
736 // GPIO6 GPIO_D6 G O - - - 8d51h - - -
737 // GPIO7 GPIO_D7 G O - - - 8cd1h - - -
738 // GPIO8 GPIO_D8 G O - - - 8cd1h - - -
739 // GPIO9 GPIO_D9 G I - - - 8cd1h - - -
740
741 // GPIO10 GPIO_D10 G O - - - 8d51h - - -
742 // GPIO11 GPIO_D11 G O - - - 8cd1h - - -
743 // GPIO12 GPIO_D12 G O - - - 8cd1h - - -
744 // GPIO13 GPIO_D13 G I - - - 8d51h - - -
745
746 // GPIO14 SATA_GP0 N - - - - - - - -
747 // GPIO15 SATA_GP1-L N - - - - ccaah - - -
748
749 // GPIO16 SATA_LEDN-OD-O N O - - - - - - -
750 // GPIO17 PCIE_CLKREQ0B-20K,H N I - - - cd2ah - - -
751 // GPIO18 PCIE_CLKREQ1B-20K,H N O - - - ccaah - - -
752 // GPIO19 PCIE_CLKREQ2B-20K,H N I - - - ccaah - - -
753 // GPIO20 PCIE_CLKREQ3B-20K,H N - - - - ccaah - - -
754 // GPIO21 PCIE_CLKREQ4B-20K,H N - - - - - - - -
755 // GPIO22 FLEX_CLK_SE0-20K,L N O - - - ccaah - - -
756 // GPIO23 FLEX_CLK_SE1-20K,L N - - - - - - - -
757
758 // GPIO24 HDA_RSTB N O - - - 8d02h - - -
759 // GPIO25 HDA_SYNC N O - - - 8d02h - - -
760 // GPIO26 HDA_CLK N O - - - 8d02h - - -
761 // GPIO27 HDA_SDO N I - - - 8d02h - - -
762 // GPIO28 HDA_SDI0 N I - - - - - - -
763 // GPIO29 HDA_SDI1 N O - - - - - - -
764 // GPIO30 HDA_DOCKRSTB N I - - - - - - -
765 // GPIO31 HDA_DOCKENB N O - - - - - - -
766
767 // GPIO32 SDMMC1_CLK N - - - - 208d51h - - -
768 // GPIO33 SDMMC1_D0 N - - - - 8cd1h - - -
769 // GPIO34 SDMMC1_D1 N - - - - 8cd1h - - -
770 // GPIO35 SDMMC1_D2 N - - - - 8cd1h - - -
771 // GPIO36 SDMMC1_D3_CD_B N - - - - 8cd1h - - -
772 // GPIO37 MMC1_D4_SD_WE N - - - - 8cd1h - - -
773 // GPIO38 MMC1_D5 N - - - - 8cd1h - - -
774 // GPIO39 MMC1_D6 N - - - - 8cd1h - - -
775 // GPIO40 MMC1_D7 N - - - - 8cd1h - - -
776 // GPIO41 SDMMC1_CMD N - - - - 8cd1h - - -
777 // GPIO42 MMC1_RESET_B N - - - - 208d51h - - -
778
779 // GPIO43 SDMMC2_CLK N - - - - 208d51h - - -
780 // GPIO44 SDMMC2_D0 N - - - - 8cd1h - - -
781 // GPIO45 SDMMC2_D1 N - - - - 8cd1h - - -
782 // GPIO46 SDMMC2_D2 N - - - - 8cd1h - - -
783 // GPIO47 SDMMC2_D3_CD_B N - - - - 8cd1h - - -
784 // GPIO48 SDMMC2_CMD N - - - - 8cd1h - - -
785
786 // GPIO49 SDMMC3_CLK N - - - - 8d51h - - -
787 // GPIO50 SDMMC3_D0 N - - - - 8cd1h - - -
788 // GPIO51 SDMMC3_D1 N - - - - 8cd1h - - -
789 // GPIO52 SDMMC3_D2 N - - - - 8cd1h - - -
790 // GPIO53 SDMMC3_D3 N - - - - 8cd1h - - -
791 // GPIO54 SDMMC3_CD_B N - - - - cca9h - - -
792 // GPIO55 SDMMC3_CMD N - - - - 8cd1h - - -
793 // GPIO56 SDMMC3_1P8_EN N - - - - cd29h - - -
794
795 // GPIO57 LPC_AD0 N - - - - - - - -
796 // GPIO58 LPC_AD1 N - - - - - - - -
797 // GPIO59 LPC_AD2 N - - - - - - - -
798 // GPIO60 LPC_AD3 N - - - - - - - -
799 // GPIO61 LPC_FRAMEB N O - - - - - - -
800 // GPIO62 LPC_CLKOUT0 N O - - - - - - -
801 // GPIO63 LPC_CLKOUT1 N O - - - - - - -
802 // GPIO64 LPC_CLKRUNB N - - - - - - - -
803
804 // GPIO65 SMB_DATA N - - - - - - - -
805 // GPIO66 SMB_CLK N - - - - - - - -
806 // GPIO67 SMB_ALERTB N - - - - - - - -
807
808 // GPIO68 ILB_SEIRQ N - - - - - - - -
809 // GPIO69 SPKR N O - - - - - - -
810
811 //SUS WELL
812
813
814 //GPIO_SUS0 GPIO_SUS0 N O - - - CCA8h - - -
815 //GPIO_SUS1 GPIO_SUS1 N O - - - CCA8h - - -
816 //GPIO_SUS2 GPIO_SUS2 N O - - - CCA8h - - -
817 //GPIO_SUS3 GPIO_SUS3 N O - - - CD28h - - -
818 //GPIO_SUS4 GPIO_SUS4 N O - - - CD28h - - -
819 //GPIO_SUS5 GPIO_SUS5 N O - - - CD28h - - -
820 //GPIO_SUS6 SUSPWRDNACK-0 N O - - - 8850h - - -
821 //GPIO_SUS7 PMU_SLP_DDRVTT_B-0 N O - - - 8850h - - -
822 //GPIO_SUS8 PMU_WAKE_B-20K,H N O - - - CCA8h - - -
823 //GPIO_SUS9 PMU_PWRBTN_B-20K,H N O - - - CCA8h - - -
824 //GPIO_SUS10 PMU_WAKE_LAN_B-20K,H N O - - - CCA8h - - -
825 //GPIO_SUS11 SUS_STAT_B-1 N O - - - C828h - - -
826 //GPIO_SUS12 PMU_SUSCLK-0 N O - - - C828h - - -
827 //GPIO_SUS13 USB_OC0_B-20K,H N O - - - CCA8h - - -
828 //GPIO_SUS14 USB_OC1_B-20K,H N O - - - CCA8h - - -
829 //GPIO_SUS15 SPI_CS1_B-20K,H N O - - - 8C80h - - -
830 //GPIO_SUS16 SPI_CS1_B-20K,H N O - - - C828h - - -
831 //
832
833 #define VF_NET_GPIO_USE_SEL_VAL_0_31 0x00000000
834 #define VF_NET_GPIO_USE_SEL_VAL_32_63 0x00000000
835 #define VF_NET_GPIO_USE_SEL_VAL_64_70 0x00000000
836 #define VF_NET_GPIO_USE_SEL_VAL_SUS 0x00000000
837
838 //
839 //1010 --00 0100 01-- 0101 --0- 0001 1010
840 //
841 #define VF_NET_GPIO_IO_SEL_VAL_0_31 0x00000000 // BIT30 | BIT28 | BIT27 | BIT19 | BIT17 | BIT13 | BIT9 | BIT2 | BIT0
842 #define VF_NET_GPIO_IO_SEL_VAL_32_63 0x00000000
843 #define VF_NET_GPIO_IO_SEL_VAL_64_70 0x00000000
844 #define VF_NET_GPIO_IO_SEL_VAL_SUS 0x00000000
845
846
847 #define VF_NET_GPIO_LVL_VAL_0_31 0x00000000
848 #define VF_NET_GPIO_LVL_VAL_32_63 0x00000000
849 #define VF_NET_GPIO_LVL_VAL_64_70 0x00000000
850 #define VF_NET_GPIO_LVL_VAL_SUS 0x00000000
851
852 #define VF_NET_GPIO_TPE_VAL_0_31 0x00000000
853 #define VF_NET_GPIO_TPE_VAL_SUS 0x00000000
854
855 #define VF_NET_GPIO_TNE_VAL_0_31 0x00000000
856 #define VF_NET_GPIO_TNE_VAL_SUS 0x00000000
857
858 #define VF_NET_GPIO_TS_VAL_0_31 0x00000000
859 #define VF_NET_GPIO_TS_VAL_SUS 0x00000000
860
861
862 //
863 // Memory space registers
864 //
865
866
867 //
868 // CONF0
869 //
870 #define VF_NET_PAD_CONF0_GPIO0 0xcd29
871 #define VF_NET_PAD_CONF0_GPIO1 0xcd29
872 #define VF_NET_PAD_CONF0_GPIO2 0xcca9
873 #define VF_NET_PAD_CONF0_GPIO3 0xcca9
874 #define VF_NET_PAD_CONF0_GPIO4 0xcca8
875 #define VF_NET_PAD_CONF0_GPIO5 0xcca8
876 #define VF_NET_PAD_CONF0_GPIO6 0x8d50
877 #define VF_NET_PAD_CONF0_GPIO7 0x8cd0
878 #define VF_NET_PAD_CONF0_GPIO8 0x8cd0
879 #define VF_NET_PAD_CONF0_GPIO9 0x8cd0
880 #define VF_NET_PAD_CONF0_GPIO10 0x8d50
881 #define VF_NET_PAD_CONF0_GPIO11 0x8cd0
882 #define VF_NET_PAD_CONF0_GPIO12 0x8cd0
883 #define VF_NET_PAD_CONF0_GPIO13 0x8d50
884 #define VF_NET_PAD_CONF0_GPIO14 0xCCA8
885 #define VF_NET_PAD_CONF0_GPIO15 0xccaa
886 #define VF_NET_PAD_CONF0_GPIO16 0xC828
887 #define VF_NET_PAD_CONF0_GPIO17 0xcd2a
888 #define VF_NET_PAD_CONF0_GPIO18 0xccaa
889 #define VF_NET_PAD_CONF0_GPIO19 0xccaa
890 #define VF_NET_PAD_CONF0_GPIO20 0xccaa
891 #define VF_NET_PAD_CONF0_GPIO21 0xCCA9
892 #define VF_NET_PAD_CONF0_GPIO22 0xccaa
893 #define VF_NET_PAD_CONF0_GPIO23 0xCD2A
894 #define VF_NET_PAD_CONF0_GPIO24 0x8d02
895 #define VF_NET_PAD_CONF0_GPIO25 0x8d02
896 #define VF_NET_PAD_CONF0_GPIO26 0x8d02
897 #define VF_NET_PAD_CONF0_GPIO27 0x8d02
898 #define VF_NET_PAD_CONF0_GPIO28 0x8D02
899 #define VF_NET_PAD_CONF0_GPIO29 0x8D02
900 #define VF_NET_PAD_CONF0_GPIO30 0x8D00
901 #define VF_NET_PAD_CONF0_GPIO31 0xCD2A
902 #define VF_NET_PAD_CONF0_GPIO32 0x208d51
903 #define VF_NET_PAD_CONF0_GPIO33 0x8cd1
904 #define VF_NET_PAD_CONF0_GPIO34 0x8cd1
905 #define VF_NET_PAD_CONF0_GPIO35 0x8cd1
906 #define VF_NET_PAD_CONF0_GPIO36 0x8cd1
907 #define VF_NET_PAD_CONF0_GPIO37 0x8cd1
908 #define VF_NET_PAD_CONF0_GPIO38 0x8cd1
909 #define VF_NET_PAD_CONF0_GPIO39 0x8cd1
910 #define VF_NET_PAD_CONF0_GPIO40 0x8cd1
911 #define VF_NET_PAD_CONF0_GPIO41 0x8cd1
912 #define VF_NET_PAD_CONF0_GPIO42 0x208d51
913 #define VF_NET_PAD_CONF0_GPIO43 0x208d51
914 #define VF_NET_PAD_CONF0_GPIO44 0x8cd1
915 #define VF_NET_PAD_CONF0_GPIO45 0x8cd1
916 #define VF_NET_PAD_CONF0_GPIO46 0x8cd1
917 #define VF_NET_PAD_CONF0_GPIO47 0x8cd1
918 #define VF_NET_PAD_CONF0_GPIO48 0x8cd1
919 #define VF_NET_PAD_CONF0_GPIO49 0x8d51
920 #define VF_NET_PAD_CONF0_GPIO50 0x8cd1
921 #define VF_NET_PAD_CONF0_GPIO51 0x8cd1
922 #define VF_NET_PAD_CONF0_GPIO52 0x8cd1
923 #define VF_NET_PAD_CONF0_GPIO53 0x8cd1
924 #define VF_NET_PAD_CONF0_GPIO54 0xcca9
925 #define VF_NET_PAD_CONF0_GPIO55 0x8cd1
926 #define VF_NET_PAD_CONF0_GPIO56 0xcd29
927 #define VF_NET_PAD_CONF0_GPIO57 0x8C80
928 #define VF_NET_PAD_CONF0_GPIO58 0x8C80
929 #define VF_NET_PAD_CONF0_GPIO59 0x8C80
930 #define VF_NET_PAD_CONF0_GPIO60 0x8C80
931 #define VF_NET_PAD_CONF0_GPIO61 0x8800
932 #define VF_NET_PAD_CONF0_GPIO62 0x8D00
933 #define VF_NET_PAD_CONF0_GPIO63 0x8800
934 #define VF_NET_PAD_CONF0_GPIO64 0x8800
935 #define VF_NET_PAD_CONF0_GPIO65 0xC828
936 #define VF_NET_PAD_CONF0_GPIO66 0xC828
937 #define VF_NET_PAD_CONF0_GPIO67 0xC828
938 #define VF_NET_PAD_CONF0_GPIO68 0xCCA8
939 #define VF_NET_PAD_CONF0_GPIO69 0xC828
940 #define VF_NET_PAD_CONF0_GPIO70 0xCCA8
941
942
943
944
945 //
946 // PAD_CONF1
947 //
948 #define VF_NET_PAD_CONF1_GPIO0 0x20002
949 #define VF_NET_PAD_CONF1_GPIO1 0x20002
950 #define VF_NET_PAD_CONF1_GPIO2 0x20002
951 #define VF_NET_PAD_CONF1_GPIO3 0x20002
952 #define VF_NET_PAD_CONF1_GPIO4 0x20002
953 #define VF_NET_PAD_CONF1_GPIO5 0x20002
954 #define VF_NET_PAD_CONF1_GPIO6 0x1F000F
955 #define VF_NET_PAD_CONF1_GPIO7 0x1F000F
956 #define VF_NET_PAD_CONF1_GPIO8 0x1F000F
957 #define VF_NET_PAD_CONF1_GPIO9 0x1F000F
958 #define VF_NET_PAD_CONF1_GPIO10 0x1F000F
959 #define VF_NET_PAD_CONF1_GPIO11 0x1F000F
960 #define VF_NET_PAD_CONF1_GPIO12 0x1F000F
961 #define VF_NET_PAD_CONF1_GPIO13 0x1F000F
962 #define VF_NET_PAD_CONF1_GPIO14 0x20002
963 #define VF_NET_PAD_CONF1_GPIO15 0x20002
964 #define VF_NET_PAD_CONF1_GPIO16 0x20002
965 #define VF_NET_PAD_CONF1_GPIO17 0x20002
966 #define VF_NET_PAD_CONF1_GPIO18 0x20002
967 #define VF_NET_PAD_CONF1_GPIO19 0x20002
968 #define VF_NET_PAD_CONF1_GPIO20 0x20002
969 #define VF_NET_PAD_CONF1_GPIO21 0x20002
970 #define VF_NET_PAD_CONF1_GPIO22 0x20002
971 #define VF_NET_PAD_CONF1_GPIO23 0x20002
972 #define VF_NET_PAD_CONF1_GPIO24 0x00000
973 #define VF_NET_PAD_CONF1_GPIO25 0x00000
974 #define VF_NET_PAD_CONF1_GPIO26 0x00000
975 #define VF_NET_PAD_CONF1_GPIO27 0x00000
976 #define VF_NET_PAD_CONF1_GPIO28 0x00000
977 #define VF_NET_PAD_CONF1_GPIO29 0x00000
978 #define VF_NET_PAD_CONF1_GPIO30 0x00000
979 #define VF_NET_PAD_CONF1_GPIO31 0x20002
980 #define VF_NET_PAD_CONF1_GPIO32 0x00000
981 #define VF_NET_PAD_CONF1_GPIO33 0x00000
982 #define VF_NET_PAD_CONF1_GPIO34 0x00000
983 #define VF_NET_PAD_CONF1_GPIO35 0x00000
984 #define VF_NET_PAD_CONF1_GPIO36 0x00000
985 #define VF_NET_PAD_CONF1_GPIO37 0x00000
986 #define VF_NET_PAD_CONF1_GPIO38 0x00000
987 #define VF_NET_PAD_CONF1_GPIO39 0x00000
988 #define VF_NET_PAD_CONF1_GPIO40 0x00000
989 #define VF_NET_PAD_CONF1_GPIO41 0x00000
990 #define VF_NET_PAD_CONF1_GPIO42 0x00000
991 #define VF_NET_PAD_CONF1_GPIO43 0x00000
992 #define VF_NET_PAD_CONF1_GPIO44 0x00000
993 #define VF_NET_PAD_CONF1_GPIO45 0x00000
994 #define VF_NET_PAD_CONF1_GPIO46 0x00000
995 #define VF_NET_PAD_CONF1_GPIO47 0x00000
996 #define VF_NET_PAD_CONF1_GPIO48 0x00000
997 #define VF_NET_PAD_CONF1_GPIO49 0x00000
998 #define VF_NET_PAD_CONF1_GPIO50 0x00000
999 #define VF_NET_PAD_CONF1_GPIO51 0x00000
1000 #define VF_NET_PAD_CONF1_GPIO52 0x00000
1001 #define VF_NET_PAD_CONF1_GPIO53 0x00000
1002 #define VF_NET_PAD_CONF1_GPIO54 0x20002
1003 #define VF_NET_PAD_CONF1_GPIO55 0x00000
1004 #define VF_NET_PAD_CONF1_GPIO56 0x20002
1005 #define VF_NET_PAD_CONF1_GPIO57 0x00000
1006 #define VF_NET_PAD_CONF1_GPIO58 0x00000
1007 #define VF_NET_PAD_CONF1_GPIO59 0x00000
1008 #define VF_NET_PAD_CONF1_GPIO60 0x00000
1009 #define VF_NET_PAD_CONF1_GPIO61 0x00000
1010 #define VF_NET_PAD_CONF1_GPIO62 0x00000
1011 #define VF_NET_PAD_CONF1_GPIO63 0x00000
1012 #define VF_NET_PAD_CONF1_GPIO64 0x00000
1013 #define VF_NET_PAD_CONF1_GPIO65 0x20002
1014 #define VF_NET_PAD_CONF1_GPIO66 0x20002
1015 #define VF_NET_PAD_CONF1_GPIO67 0x20002
1016 #define VF_NET_PAD_CONF1_GPIO68 0x20002
1017 #define VF_NET_PAD_CONF1_GPIO69 0x20002
1018 #define VF_NET_PAD_CONF1_GPIO70 0x20002
1019
1020
1021
1022 //
1023 // PAD_VAL
1024 //
1025 #define VF_NET_PAD_VAL_GPIO0 0x2
1026 #define VF_NET_PAD_VAL_GPIO1 0x2
1027 #define VF_NET_PAD_VAL_GPIO2 0x2
1028 #define VF_NET_PAD_VAL_GPIO3 0x2
1029 #define VF_NET_PAD_VAL_GPIO4 0x2
1030 #define VF_NET_PAD_VAL_GPIO5 0x2
1031 #define VF_NET_PAD_VAL_GPIO6 0x2
1032 #define VF_NET_PAD_VAL_GPIO7 0x2
1033 #define VF_NET_PAD_VAL_GPIO8 0x2
1034 #define VF_NET_PAD_VAL_GPIO9 0x2
1035 #define VF_NET_PAD_VAL_GPIO10 0x2
1036 #define VF_NET_PAD_VAL_GPIO11 0x2
1037 #define VF_NET_PAD_VAL_GPIO12 0x2
1038 #define VF_NET_PAD_VAL_GPIO13 0x2
1039 #define VF_NET_PAD_VAL_GPIO14 0x2
1040 #define VF_NET_PAD_VAL_GPIO15 0x2
1041 #define VF_NET_PAD_VAL_GPIO16 0x4
1042 #define VF_NET_PAD_VAL_GPIO17 0x2
1043 #define VF_NET_PAD_VAL_GPIO18 0x2
1044 #define VF_NET_PAD_VAL_GPIO19 0x2
1045 #define VF_NET_PAD_VAL_GPIO20 0x2
1046 #define VF_NET_PAD_VAL_GPIO21 0x2
1047 #define VF_NET_PAD_VAL_GPIO22 0x2
1048 #define VF_NET_PAD_VAL_GPIO23 0x2
1049 #define VF_NET_PAD_VAL_GPIO24 0x2
1050 #define VF_NET_PAD_VAL_GPIO25 0x2
1051 #define VF_NET_PAD_VAL_GPIO26 0x2
1052 #define VF_NET_PAD_VAL_GPIO27 0x2
1053 #define VF_NET_PAD_VAL_GPIO28 0x2
1054 #define VF_NET_PAD_VAL_GPIO29 0x2
1055 #define VF_NET_PAD_VAL_GPIO30 0x2
1056 #define VF_NET_PAD_VAL_GPIO31 0x2
1057 #define VF_NET_PAD_VAL_GPIO32 0x2
1058 #define VF_NET_PAD_VAL_GPIO33 0x2
1059 #define VF_NET_PAD_VAL_GPIO34 0x2
1060 #define VF_NET_PAD_VAL_GPIO35 0x2
1061 #define VF_NET_PAD_VAL_GPIO36 0x2
1062 #define VF_NET_PAD_VAL_GPIO37 0x2
1063 #define VF_NET_PAD_VAL_GPIO38 0x2
1064 #define VF_NET_PAD_VAL_GPIO39 0x2
1065 #define VF_NET_PAD_VAL_GPIO40 0x2
1066 #define VF_NET_PAD_VAL_GPIO41 0x2
1067 #define VF_NET_PAD_VAL_GPIO42 0x2
1068 #define VF_NET_PAD_VAL_GPIO43 0x2
1069 #define VF_NET_PAD_VAL_GPIO44 0x2
1070 #define VF_NET_PAD_VAL_GPIO45 0x2
1071 #define VF_NET_PAD_VAL_GPIO46 0x2
1072 #define VF_NET_PAD_VAL_GPIO47 0x2
1073 #define VF_NET_PAD_VAL_GPIO48 0x2
1074 #define VF_NET_PAD_VAL_GPIO49 0x2
1075 #define VF_NET_PAD_VAL_GPIO50 0x2
1076 #define VF_NET_PAD_VAL_GPIO51 0x2
1077 #define VF_NET_PAD_VAL_GPIO52 0x2
1078 #define VF_NET_PAD_VAL_GPIO53 0x2
1079 #define VF_NET_PAD_VAL_GPIO54 0x2
1080 #define VF_NET_PAD_VAL_GPIO55 0x2
1081 #define VF_NET_PAD_VAL_GPIO56 0x2
1082 #define VF_NET_PAD_VAL_GPIO57 0x2
1083 #define VF_NET_PAD_VAL_GPIO58 0x2
1084 #define VF_NET_PAD_VAL_GPIO59 0x2
1085 #define VF_NET_PAD_VAL_GPIO60 0x2
1086 #define VF_NET_PAD_VAL_GPIO61 0x4
1087 #define VF_NET_PAD_VAL_GPIO62 0x2
1088 #define VF_NET_PAD_VAL_GPIO63 0x2
1089 #define VF_NET_PAD_VAL_GPIO64 0x2
1090 #define VF_NET_PAD_VAL_GPIO65 0x2
1091 #define VF_NET_PAD_VAL_GPIO66 0x2
1092 #define VF_NET_PAD_VAL_GPIO67 0x0
1093 #define VF_NET_PAD_VAL_GPIO68 0x2
1094 #define VF_NET_PAD_VAL_GPIO69 0x4
1095 #define VF_NET_PAD_VAL_GPIO70 0x2
1096
1097
1098 //
1099 // PAD_DFT
1100 //
1101 #define VF_NET_PAD_DFT_GPIO0 0xC
1102 #define VF_NET_PAD_DFT_GPIO1 0xC
1103 #define VF_NET_PAD_DFT_GPIO2 0xC
1104 #define VF_NET_PAD_DFT_GPIO3 0xC
1105 #define VF_NET_PAD_DFT_GPIO4 0xC
1106 #define VF_NET_PAD_DFT_GPIO5 0xC
1107 #define VF_NET_PAD_DFT_GPIO6 0xC
1108 #define VF_NET_PAD_DFT_GPIO7 0xC
1109 #define VF_NET_PAD_DFT_GPIO8 0xC
1110 #define VF_NET_PAD_DFT_GPIO9 0xC
1111 #define VF_NET_PAD_DFT_GPIO10 0xC
1112 #define VF_NET_PAD_DFT_GPIO11 0xC
1113 #define VF_NET_PAD_DFT_GPIO12 0xC
1114 #define VF_NET_PAD_DFT_GPIO13 0xC
1115 #define VF_NET_PAD_DFT_GPIO14 0xC
1116 #define VF_NET_PAD_DFT_GPIO15 0xC
1117 #define VF_NET_PAD_DFT_GPIO16 0xC
1118 #define VF_NET_PAD_DFT_GPIO17 0xC
1119 #define VF_NET_PAD_DFT_GPIO18 0xC
1120 #define VF_NET_PAD_DFT_GPIO19 0xC
1121 #define VF_NET_PAD_DFT_GPIO20 0xC
1122 #define VF_NET_PAD_DFT_GPIO21 0xC
1123 #define VF_NET_PAD_DFT_GPIO22 0xC
1124 #define VF_NET_PAD_DFT_GPIO23 0xC
1125 #define VF_NET_PAD_DFT_GPIO24 0xC
1126 #define VF_NET_PAD_DFT_GPIO25 0xC
1127 #define VF_NET_PAD_DFT_GPIO26 0xC
1128 #define VF_NET_PAD_DFT_GPIO27 0xC
1129 #define VF_NET_PAD_DFT_GPIO28 0xC
1130 #define VF_NET_PAD_DFT_GPIO29 0xC
1131 #define VF_NET_PAD_DFT_GPIO30 0xC
1132 #define VF_NET_PAD_DFT_GPIO31 0xC
1133 #define VF_NET_PAD_DFT_GPIO32 0xC
1134 #define VF_NET_PAD_DFT_GPIO33 0xC
1135 #define VF_NET_PAD_DFT_GPIO34 0xC
1136 #define VF_NET_PAD_DFT_GPIO35 0xC
1137 #define VF_NET_PAD_DFT_GPIO36 0xC
1138 #define VF_NET_PAD_DFT_GPIO37 0xC
1139 #define VF_NET_PAD_DFT_GPIO38 0xC
1140 #define VF_NET_PAD_DFT_GPIO39 0xC
1141 #define VF_NET_PAD_DFT_GPIO40 0xC
1142 #define VF_NET_PAD_DFT_GPIO41 0xC
1143 #define VF_NET_PAD_DFT_GPIO42 0xC
1144 #define VF_NET_PAD_DFT_GPIO43 0xC
1145 #define VF_NET_PAD_DFT_GPIO44 0xC
1146 #define VF_NET_PAD_DFT_GPIO45 0xC
1147 #define VF_NET_PAD_DFT_GPIO46 0xC
1148 #define VF_NET_PAD_DFT_GPIO47 0xC
1149 #define VF_NET_PAD_DFT_GPIO48 0xC
1150 #define VF_NET_PAD_DFT_GPIO49 0xC
1151 #define VF_NET_PAD_DFT_GPIO50 0xC
1152 #define VF_NET_PAD_DFT_GPIO51 0xC
1153 #define VF_NET_PAD_DFT_GPIO52 0xC
1154 #define VF_NET_PAD_DFT_GPIO53 0xC
1155 #define VF_NET_PAD_DFT_GPIO54 0xC
1156 #define VF_NET_PAD_DFT_GPIO55 0xC
1157 #define VF_NET_PAD_DFT_GPIO56 0xC
1158 #define VF_NET_PAD_DFT_GPIO57 0xC
1159 #define VF_NET_PAD_DFT_GPIO58 0xC
1160 #define VF_NET_PAD_DFT_GPIO59 0xC
1161 #define VF_NET_PAD_DFT_GPIO60 0xC
1162 #define VF_NET_PAD_DFT_GPIO61 0xC
1163 #define VF_NET_PAD_DFT_GPIO62 0xC
1164 #define VF_NET_PAD_DFT_GPIO63 0xC
1165 #define VF_NET_PAD_DFT_GPIO64 0xC
1166 #define VF_NET_PAD_DFT_GPIO65 0xC
1167 #define VF_NET_PAD_DFT_GPIO66 0xC
1168 #define VF_NET_PAD_DFT_GPIO67 0xC
1169 #define VF_NET_PAD_DFT_GPIO68 0xC
1170 #define VF_NET_PAD_DFT_GPIO69 0xC
1171 #define VF_NET_PAD_DFT_GPIO70 0xC
1172
1173 //
1174 // PCONF0
1175 //
1176 #define VF_NET_PAD_CONF0_GPIO_SUS0 0xCCA8
1177 #define VF_NET_PAD_CONF0_GPIO_SUS1 0xCCA8
1178 #define VF_NET_PAD_CONF0_GPIO_SUS2 0xCCA8
1179 #define VF_NET_PAD_CONF0_GPIO_SUS3 0xCD28
1180 #define VF_NET_PAD_CONF0_GPIO_SUS4 0xCD28
1181 #define VF_NET_PAD_CONF0_GPIO_SUS5 0xCD28
1182 #define VF_NET_PAD_CONF0_GPIO_SUS6 0x8850
1183 #define VF_NET_PAD_CONF0_GPIO_SUS7 0x8850
1184 #define VF_NET_PAD_CONF0_GPIO_SUS8 0xCCA8
1185 #define VF_NET_PAD_CONF0_GPIO_SUS9 0xCCA8
1186 #define VF_NET_PAD_CONF0_GPIO_SUS10 0xCCA8
1187 #define VF_NET_PAD_CONF0_GPIO_SUS11 0xC828
1188 #define VF_NET_PAD_CONF0_GPIO_SUS12 0xC828
1189 #define VF_NET_PAD_CONF0_GPIO_SUS13 0xCCA8
1190 #define VF_NET_PAD_CONF0_GPIO_SUS14 0xCCA8
1191 #define VF_NET_PAD_CONF0_GPIO_SUS15 0x8C80
1192 #define VF_NET_PAD_CONF0_GPIO_SUS16 0xC828
1193
1194 //
1195 // PCONF1
1196 //
1197 #define VF_NET_PAD_CONF1_GPIO_SUS0 0
1198 #define VF_NET_PAD_CONF1_GPIO_SUS1 0
1199 #define VF_NET_PAD_CONF1_GPIO_SUS2 0
1200 #define VF_NET_PAD_CONF1_GPIO_SUS3 0
1201 #define VF_NET_PAD_CONF1_GPIO_SUS4 0
1202 #define VF_NET_PAD_CONF1_GPIO_SUS5 0
1203 #define VF_NET_PAD_CONF1_GPIO_SUS6 0
1204 #define VF_NET_PAD_CONF1_GPIO_SUS7 0
1205 #define VF_NET_PAD_CONF1_GPIO_SUS8 0
1206 #define VF_NET_PAD_CONF1_GPIO_SUS9 0
1207 #define VF_NET_PAD_CONF1_GPIO_SUS10 0
1208 #define VF_NET_PAD_CONF1_GPIO_SUS11 0
1209 #define VF_NET_PAD_CONF1_GPIO_SUS12 0
1210 #define VF_NET_PAD_CONF1_GPIO_SUS13 0
1211 #define VF_NET_PAD_CONF1_GPIO_SUS14 0
1212 #define VF_NET_PAD_CONF1_GPIO_SUS15 0
1213 #define VF_NET_PAD_CONF1_GPIO_SUS16 0
1214
1215
1216 #define VF_NET_PAD_VAL_GPIO_SUS0 0
1217 #define VF_NET_PAD_VAL_GPIO_SUS1 0
1218 #define VF_NET_PAD_VAL_GPIO_SUS2 0
1219 #define VF_NET_PAD_VAL_GPIO_SUS3 0
1220 #define VF_NET_PAD_VAL_GPIO_SUS4 0
1221 #define VF_NET_PAD_VAL_GPIO_SUS5 0
1222 #define VF_NET_PAD_VAL_GPIO_SUS6 0
1223 #define VF_NET_PAD_VAL_GPIO_SUS7 0
1224 #define VF_NET_PAD_VAL_GPIO_SUS8 0
1225 #define VF_NET_PAD_VAL_GPIO_SUS9 0
1226 #define VF_NET_PAD_VAL_GPIO_SUS10 0
1227 #define VF_NET_PAD_VAL_GPIO_SUS11 0
1228 #define VF_NET_PAD_VAL_GPIO_SUS12 0
1229 #define VF_NET_PAD_VAL_GPIO_SUS13 0
1230 #define VF_NET_PAD_VAL_GPIO_SUS14 0
1231 #define VF_NET_PAD_VAL_GPIO_SUS15 0
1232 #define VF_NET_PAD_VAL_GPIO_SUS16 0
1233
1234
1235 #define VF_NET_PAD_DFT_GPIO_SUS0 0
1236 #define VF_NET_PAD_DFT_GPIO_SUS1 0
1237 #define VF_NET_PAD_DFT_GPIO_SUS2 0
1238 #define VF_NET_PAD_DFT_GPIO_SUS3 0
1239 #define VF_NET_PAD_DFT_GPIO_SUS4 0
1240 #define VF_NET_PAD_DFT_GPIO_SUS5 0
1241 #define VF_NET_PAD_DFT_GPIO_SUS6 0
1242 #define VF_NET_PAD_DFT_GPIO_SUS7 0
1243 #define VF_NET_PAD_DFT_GPIO_SUS8 0
1244 #define VF_NET_PAD_DFT_GPIO_SUS9 0
1245 #define VF_NET_PAD_DFT_GPIO_SUS10 0
1246 #define VF_NET_PAD_DFT_GPIO_SUS11 0
1247 #define VF_NET_PAD_DFT_GPIO_SUS12 0
1248 #define VF_NET_PAD_DFT_GPIO_SUS13 0
1249 #define VF_NET_PAD_DFT_GPIO_SUS14 0
1250 #define VF_NET_PAD_DFT_GPIO_SUS15 0
1251 #define VF_NET_PAD_DFT_GPIO_SUS16 0
1252
1253
1254 //
1255 // Function Prototypes
1256 //
1257 EFI_STATUS
1258 PlatformPchInit (
1259 IN SYSTEM_CONFIGURATION *SystemConfiguration,
1260 IN CONST EFI_PEI_SERVICES **PeiServices,
1261 IN UINT16 PlatformType
1262 );
1263
1264 EFI_STATUS
1265 PlatformCpuInit (
1266 IN CONST EFI_PEI_SERVICES **PeiServices,
1267 IN SYSTEM_CONFIGURATION *SystemConfiguration,
1268 IN EFI_PLATFORM_CPU_INFO *PlatformCpuInfo
1269 );
1270
1271 EFI_STATUS
1272 PeimInitializeFlashMap (
1273 IN EFI_FFS_FILE_HEADER *FfsHeader,
1274 IN CONST EFI_PEI_SERVICES **PeiServices
1275 );
1276
1277 EFI_STATUS
1278 PeimInstallFlashMapPpi (
1279 IN EFI_FFS_FILE_HEADER *FfsHeader,
1280 IN CONST EFI_PEI_SERVICES **PeiServices
1281 );
1282
1283 EFI_STATUS
1284 EFIAPI
1285 IchReset (
1286 IN CONST EFI_PEI_SERVICES **PeiServices
1287 )
1288 ;
1289
1290 BOOLEAN
1291 GetSleepTypeAfterWakeup (
1292 IN CONST EFI_PEI_SERVICES **PeiServices,
1293 OUT UINT16 *SleepType
1294 );
1295
1296 EFI_STATUS
1297 EFIAPI
1298 GetWakeupEventAndSaveToHob (
1299 IN CONST EFI_PEI_SERVICES **PeiServices
1300 )
1301 ;
1302
1303 EFI_STATUS
1304 EFIAPI
1305 MemoryDiscoveredPpiNotifyCallback (
1306 IN CONST EFI_PEI_SERVICES **PeiServices,
1307 IN EFI_PEI_NOTIFY_DESCRIPTOR *NotifyDescriptor,
1308 IN VOID *Ppi
1309 )
1310 ;
1311
1312 EFI_STATUS
1313 EFIAPI
1314 PeiGetVariable (
1315 IN CONST EFI_PEI_SERVICES **PeiServices,
1316 IN CHAR16 *VariableName,
1317 IN EFI_GUID * VendorGuid,
1318 OUT UINT32 *Attributes OPTIONAL,
1319 IN OUT UINTN *DataSize,
1320 OUT VOID *Data
1321 )
1322 ;
1323
1324 EFI_STATUS
1325 EFIAPI
1326 PeiGetNextVariableName (
1327 IN CONST EFI_PEI_SERVICES **PeiServices,
1328 IN OUT UINTN *VariableNameSize,
1329 IN OUT CHAR16 *VariableName,
1330 IN OUT EFI_GUID *VendorGuid
1331 )
1332 ;
1333
1334 EFI_STATUS
1335 UpdateBootMode (
1336 IN CONST EFI_PEI_SERVICES **PeiServices,
1337 IN OUT EFI_PLATFORM_INFO_HOB *PlatformInfoHob
1338 );
1339
1340 EFI_STATUS
1341 EFIAPI
1342 EndOfPeiPpiNotifyCallback (
1343 IN CONST EFI_PEI_SERVICES **PeiServices,
1344 IN EFI_PEI_NOTIFY_DESCRIPTOR *NotifyDescriptor,
1345 IN VOID *Ppi
1346 );
1347
1348 EFI_STATUS
1349 EFIAPI
1350 PeimInitializeRecovery (
1351 IN CONST EFI_PEI_SERVICES **PeiServices
1352 )
1353 ;
1354
1355 VOID
1356 CheckPowerOffNow (
1357 VOID
1358 );
1359
1360 VOID
1361 IchGpioInit (
1362 IN UINT16 PlatformType,
1363 IN SYSTEM_CONFIGURATION *SystemConfiguration
1364 );
1365
1366 EFI_STATUS
1367 PcieSecondaryBusReset (
1368 IN CONST EFI_PEI_SERVICES **PeiServices,
1369 IN UINT8 Bus,
1370 IN UINT8 Dev,
1371 IN UINT8 Fun
1372 );
1373
1374 VOID
1375 SetPlatformBootMode (
1376 IN CONST EFI_PEI_SERVICES **PeiServices,
1377 IN OUT EFI_PLATFORM_INFO_HOB *PlatformInfoHob
1378 );
1379
1380 BOOLEAN
1381 CheckIfJumperSetForRecovery(
1382 VOID
1383 );
1384
1385 EFI_STATUS
1386 EFIAPI
1387 FindFv (
1388 IN EFI_PEI_FIND_FV_PPI *This,
1389 IN CONST EFI_PEI_SERVICES **PeiServices,
1390 IN OUT UINT8 *FvNumber,
1391 OUT EFI_FIRMWARE_VOLUME_HEADER **FVAddress
1392 );
1393
1394 BOOLEAN
1395 IsA16Inverted (
1396 );
1397
1398 EFI_STATUS
1399 EFIAPI
1400 CpuOnlyReset (
1401 IN CONST EFI_PEI_SERVICES **PeiServices
1402 );
1403
1404 EFI_STATUS
1405 EFIAPI
1406 InitLan (
1407 IN CONST EFI_PEI_SERVICES **PeiServices,
1408 IN SYSTEM_CONFIGURATION *Buffer
1409 );
1410
1411 EFI_STATUS
1412 EFIAPI
1413 Stall (
1414 IN CONST EFI_PEI_SERVICES **PeiServices,
1415 IN CONST EFI_PEI_STALL_PPI *This,
1416 IN UINTN Microseconds
1417 );
1418
1419 EFI_STATUS
1420 MultiPlatformInfoInit (
1421 IN CONST EFI_PEI_SERVICES **PeiServices,
1422 IN OUT EFI_PLATFORM_INFO_HOB *PlatformInfoHob
1423 );
1424
1425 BOOLEAN
1426 IsRecoveryJumper (
1427 IN CONST EFI_PEI_SERVICES **PeiServices,
1428 IN OUT EFI_PLATFORM_INFO_HOB *PlatformInfoHob
1429 );
1430
1431 EFI_STATUS
1432 CheckOsSelection (
1433 IN CONST EFI_PEI_SERVICES **PeiServices,
1434 IN SYSTEM_CONFIGURATION *SystemConfiguration
1435 );
1436
1437 EFI_STATUS
1438 PlatformInfoUpdate (
1439 IN CONST EFI_PEI_SERVICES **PeiServices,
1440 IN OUT EFI_PLATFORM_INFO_HOB *PlatformInfoHob,
1441 IN SYSTEM_CONFIGURATION *SystemConfiguration
1442 );
1443
1444 VOID
1445 PlatformSsaInit (
1446 IN SYSTEM_CONFIGURATION *SystemConfiguration,
1447 IN CONST EFI_PEI_SERVICES **PeiServices
1448 );
1449
1450 EFI_STATUS
1451 InitializePlatform (
1452 IN CONST EFI_PEI_SERVICES **PeiServices,
1453 IN EFI_PLATFORM_INFO_HOB *PlatformInfoHob,
1454 IN SYSTEM_CONFIGURATION *SystemConfiguration
1455 );
1456
1457 VOID
1458 MchInit (
1459 IN CONST EFI_PEI_SERVICES **PeiServices
1460 );
1461
1462
1463 EFI_STATUS
1464 EFIAPI
1465 SetPeiCacheMode (
1466 IN CONST EFI_PEI_SERVICES **PeiServices
1467 );
1468
1469 EFI_STATUS
1470 EFIAPI
1471 SetDxeCacheMode (
1472 IN CONST EFI_PEI_SERVICES **PeiServices
1473 );
1474
1475 EFI_STATUS
1476 GPIO_initialization (
1477 IN EFI_PEI_SERVICES **PeiServices,
1478 IN EFI_PEI_NOTIFY_DESCRIPTOR *NotifyDescriptor,
1479 IN VOID *SmbusPpi
1480 );
1481
1482
1483 BOOLEAN
1484 IsRtcUipAlwaysSet (
1485 IN CONST EFI_PEI_SERVICES **PeiServices
1486 );
1487
1488
1489
1490 EFI_STATUS
1491 InitPchUsb (
1492 IN CONST EFI_PEI_SERVICES **PeiServices
1493 );
1494
1495 EFI_STATUS
1496 EFIAPI
1497 PublishMemoryTypeInfo (
1498 void
1499 );
1500
1501
1502 #endif
EFI Development Kit II mirror for PVE