UefiCpuPkg: Clean up source files
authorLiming Gao <liming.gao@intel.com>
Wed, 27 Jun 2018 13:14:20 +0000 (21:14 +0800)
committerLiming Gao <liming.gao@intel.com>
Thu, 28 Jun 2018 03:19:53 +0000 (11:19 +0800)
1. Do not use tab characters
2. No trailing white space in one line
3. All files must end with CRLF

Contributed-under: TianoCore Contribution Agreement 1.1
Signed-off-by: Liming Gao <liming.gao@intel.com>
59 files changed:
UefiCpuPkg/Application/Cpuid/Cpuid.c
UefiCpuPkg/CpuDxe/CpuDxe.c
UefiCpuPkg/CpuDxe/CpuDxe.uni
UefiCpuPkg/CpuDxe/CpuDxeExtra.uni
UefiCpuPkg/CpuFeatures/CpuFeaturesDxe.c
UefiCpuPkg/CpuIo2Dxe/CpuIo2Dxe.c
UefiCpuPkg/CpuIo2Dxe/CpuIo2Dxe.h
UefiCpuPkg/CpuIo2Dxe/CpuIo2Dxe.inf
UefiCpuPkg/CpuIo2Dxe/CpuIo2Dxe.uni
UefiCpuPkg/CpuIo2Dxe/CpuIo2DxeExtra.uni
UefiCpuPkg/CpuIo2Smm/CpuIo2Smm.c
UefiCpuPkg/CpuIo2Smm/CpuIo2Smm.h
UefiCpuPkg/CpuIo2Smm/CpuIo2Smm.inf
UefiCpuPkg/CpuIo2Smm/CpuIo2SmmExtra.uni
UefiCpuPkg/CpuIoPei/CpuIoPei.c
UefiCpuPkg/CpuIoPei/CpuIoPei.h
UefiCpuPkg/CpuIoPei/CpuIoPei.inf
UefiCpuPkg/CpuIoPei/CpuIoPei.uni
UefiCpuPkg/CpuIoPei/CpuIoPeiExtra.uni
UefiCpuPkg/CpuMpPei/CpuBist.c
UefiCpuPkg/CpuMpPei/CpuMpPei.c
UefiCpuPkg/Include/Library/LocalApicLib.h
UefiCpuPkg/Library/BaseUefiCpuLib/BaseUefiCpuLib.inf
UefiCpuPkg/Library/BaseUefiCpuLib/BaseUefiCpuLib.uni
UefiCpuPkg/Library/BaseUefiCpuLib/Ia32/InitializeFpu.S
UefiCpuPkg/Library/BaseUefiCpuLib/X64/InitializeFpu.S
UefiCpuPkg/Library/BaseXApicLib/BaseXApicLib.c
UefiCpuPkg/Library/BaseXApicLib/BaseXApicLib.inf
UefiCpuPkg/Library/BaseXApicLib/BaseXApicLib.uni
UefiCpuPkg/Library/BaseXApicX2ApicLib/BaseXApicX2ApicLib.c
UefiCpuPkg/Library/BaseXApicX2ApicLib/BaseXApicX2ApicLib.inf
UefiCpuPkg/Library/BaseXApicX2ApicLib/BaseXApicX2ApicLib.uni
UefiCpuPkg/Library/CpuCommonFeaturesLib/CpuCommonFeatures.h
UefiCpuPkg/Library/CpuCommonFeaturesLib/CpuCommonFeaturesLib.inf
UefiCpuPkg/Library/CpuCommonFeaturesLib/MachineCheck.c
UefiCpuPkg/Library/CpuCommonFeaturesLib/Ppin.c
UefiCpuPkg/Library/CpuCommonFeaturesLib/ProcTrace.c
UefiCpuPkg/Library/CpuExceptionHandlerLib/CpuExceptionCommon.c
UefiCpuPkg/Library/MpInitLib/DxeMpLib.c
UefiCpuPkg/Library/MpInitLib/Ia32/MpFuncs.nasm
UefiCpuPkg/Library/MpInitLib/MpLib.c
UefiCpuPkg/Library/MpInitLib/MpLib.h
UefiCpuPkg/Library/MpInitLib/X64/MpFuncs.nasm
UefiCpuPkg/Library/MtrrLib/MtrrLib.inf
UefiCpuPkg/Library/MtrrLib/MtrrLib.uni
UefiCpuPkg/Library/RegisterCpuFeaturesLib/CpuFeaturesInitialize.c
UefiCpuPkg/Library/SecPeiDxeTimerLibUefiCpu/SecPeiDxeTimerLibUefiCpu.inf
UefiCpuPkg/Library/SecPeiDxeTimerLibUefiCpu/SecPeiDxeTimerLibUefiCpu.uni
UefiCpuPkg/Library/SecPeiDxeTimerLibUefiCpu/X86TimerLib.c
UefiCpuPkg/PiSmmCpuDxeSmm/Ia32/SmmFuncsArch.c
UefiCpuPkg/PiSmmCpuDxeSmm/MpService.c
UefiCpuPkg/PiSmmCpuDxeSmm/X64/SmmFuncsArch.c
UefiCpuPkg/ResetVector/FixupVtf/Vtf.inf
UefiCpuPkg/ResetVector/Vtf0/Ia32/Flat32ToFlat64.asm
UefiCpuPkg/ResetVector/Vtf0/SerialDebug.asm
UefiCpuPkg/UefiCpuPkgExtra.uni
UefiCpuPkg/Universal/Acpi/S3Resume2Pei/S3Resume.c
UefiCpuPkg/Universal/Acpi/S3Resume2Pei/S3Resume2Pei.uni
UefiCpuPkg/Universal/Acpi/S3Resume2Pei/S3Resume2PeiExtra.uni

index 2efad6840548b0d56e8eab88927b3175a0df30db..b44266e53884c0259d816d0542836bc853edf5dc 100644 (file)
@@ -1,7 +1,7 @@
 /** @file\r
   UEFI Application to display CPUID leaf information.\r
 \r
-  Copyright (c) 2016, Intel Corporation. All rights reserved.<BR>\r
+  Copyright (c) 2016 - 2018, Intel Corporation. All rights reserved.<BR>\r
   This program and the accompanying materials\r
   are licensed and made available under the terms and conditions of the BSD License\r
   which accompanies this distribution.  The full text of the license may be found at\r
@@ -1020,7 +1020,7 @@ CpuidEnumerationOfIntelSgxResourcesSubLeaf (
   CPUID_INTEL_SGX_CAPABILITIES_RESOURCES_SUB_LEAF_ECX  Ecx;\r
   CPUID_INTEL_SGX_CAPABILITIES_RESOURCES_SUB_LEAF_EDX  Edx;\r
   UINT32                                               SubLeaf;\r
\r
+\r
   SubLeaf = CPUID_INTEL_SGX_CAPABILITIES_RESOURCES_SUB_LEAF;\r
   do {\r
     AsmCpuidEx (\r
@@ -1068,7 +1068,7 @@ CpuidEnumerationOfIntelSgx (
     //\r
     return;\r
   }\r
-  \r
+\r
   CpuidEnumerationOfIntelSgxCapabilities0SubLeaf ();\r
   CpuidEnumerationOfIntelSgxCapabilities1SubLeaf ();\r
   CpuidEnumerationOfIntelSgxResourcesSubLeaf ();\r
index 6ae2dcd1c71136bd6fa364ba906dd80a6befcde6..cfd4c415aedcb867d7549664b928f969cce8d1c5 100644 (file)
@@ -1,7 +1,7 @@
 /** @file\r
   CPU DXE Module to produce CPU ARCH Protocol.\r
 \r
-  Copyright (c) 2008 - 2017, Intel Corporation. All rights reserved.<BR>\r
+  Copyright (c) 2008 - 2018, Intel Corporation. All rights reserved.<BR>\r
   This program and the accompanying materials\r
   are licensed and made available under the terms and conditions of the BSD License\r
   which accompanies this distribution.  The full text of the license may be found at\r
@@ -1107,7 +1107,7 @@ FreeMemorySpaceMap:
 }\r
 \r
 /**\r
-  Add and allocate CPU local APIC memory mapped space. \r
+  Add and allocate CPU local APIC memory mapped space.\r
 \r
   @param[in]ImageHandle     Image handle this driver.\r
 \r
@@ -1125,7 +1125,7 @@ AddLocalApicMemorySpace (
   ASSERT_EFI_ERROR (Status);\r
 \r
   //\r
-  // Try to allocate APIC memory mapped space, does not check return \r
+  // Try to allocate APIC memory mapped space, does not check return\r
   // status because it may be allocated by other driver, or DXE Core if\r
   // this range is built into Memory Allocation HOB.\r
   //\r
@@ -1164,7 +1164,7 @@ InitializeCpu (
 {\r
   EFI_STATUS  Status;\r
   EFI_EVENT   IdleLoopEvent;\r
-  \r
+\r
   InitializePageTableLib();\r
 \r
   InitializeFloatingPointUnits ();\r
index caf01dcbf5fedbb99863c7d35bb2e43a7f974d66..69b3910a9d108d15ffda1f587249dee4582906ad 100644 (file)
@@ -3,13 +3,13 @@
 //\r
 // CPU driver installs CPU Architecture Protocol and CPU MP Protocol.\r
 //\r
-// Copyright (c) 2008 - 2016, Intel Corporation. All rights reserved.<BR>\r
+// Copyright (c) 2008 - 2018, Intel Corporation. All rights reserved.<BR>\r
 //\r
 // This program and the accompanying materials\r
 // are licensed and made available under the terms and conditions of the BSD License\r
 // which accompanies this distribution.  The full text of the license may be found at\r
 // http://opensource.org/licenses/bsd-license.php\r
-// \r
+//\r
 // THE PROGRAM IS DISTRIBUTED UNDER THE BSD LICENSE ON AN "AS IS" BASIS,\r
 // WITHOUT WARRANTIES OR REPRESENTATIONS OF ANY KIND, EITHER EXPRESS OR IMPLIED.\r
 //\r
index c1d201911c72ff5309d11ac92d3c861c7b3338cc..672a38fc80cf3ce5d3d930d64ecea43674a2fcb1 100644 (file)
@@ -1,7 +1,7 @@
 // /** @file\r
 // CpuDxe Localized Strings and Content\r
 //\r
-// Copyright (c) 2013 - 2016, Intel Corporation. All rights reserved.<BR>\r
+// Copyright (c) 2013 - 2018, Intel Corporation. All rights reserved.<BR>\r
 //\r
 // This program and the accompanying materials\r
 // are licensed and made available under the terms and conditions of the BSD License\r
@@ -13,8 +13,8 @@
 //\r
 // **/\r
 \r
-#string STR_PROPERTIES_MODULE_NAME \r
-#language en-US \r
+#string STR_PROPERTIES_MODULE_NAME\r
+#language en-US\r
 "CPU Architectural and CPU Multi-processor DXE Driver"\r
 \r
 \r
index 16c8f37fd04a2c3238f6c88429a2a0d9413573b0..b5c2605d93c34c42cdba7e8cc07916f098d90619 100644 (file)
@@ -1,7 +1,7 @@
 /** @file\r
   CPU Features DXE driver to initialize CPU features.\r
 \r
-  Copyright (c) 2017, Intel Corporation. All rights reserved.<BR>\r
+  Copyright (c) 2017 - 2018, Intel Corporation. All rights reserved.<BR>\r
   This program and the accompanying materials\r
   are licensed and made available under the terms and conditions of the BSD License\r
   which accompanies this distribution.  The full text of the license may be found at\r
@@ -107,8 +107,8 @@ CpuFeaturesDxeInitialize (
 \r
   if (GetFirstGuidHob (&gEdkiiCpuFeaturesInitDoneGuid) != NULL) {\r
     //\r
-    // Try to find HOB first. This HOB exist means CPU features have \r
-    // been initialized by CpuFeaturesPei driver, just install \r
+    // Try to find HOB first. This HOB exist means CPU features have\r
+    // been initialized by CpuFeaturesPei driver, just install\r
     // gEdkiiCpuFeaturesInitDoneGuid.\r
     //\r
     Handle = NULL;\r
index d19349d4b0ff54e01d089346c249c6f9653502ae..0f1ca93b2eb1d25e80221b0f9fde16ad7d350ddf 100644 (file)
@@ -1,16 +1,16 @@
 /** @file\r
   Produces the CPU I/O 2 Protocol.\r
 \r
-Copyright (c) 2009 - 2017, Intel Corporation. All rights reserved.<BR>\r
+Copyright (c) 2009 - 2018, Intel Corporation. All rights reserved.<BR>\r
 Copyright (c) 2017, AMD Incorporated. All rights reserved.<BR>\r
 \r
-This program and the accompanying materials                          \r
-are licensed and made available under the terms and conditions of the BSD License         \r
-which accompanies this distribution.  The full text of the license may be found at        \r
-http://opensource.org/licenses/bsd-license.php                                            \r
-                                                                                          \r
-THE PROGRAM IS DISTRIBUTED UNDER THE BSD LICENSE ON AN "AS IS" BASIS,                     \r
-WITHOUT WARRANTIES OR REPRESENTATIONS OF ANY KIND, EITHER EXPRESS OR IMPLIED.             \r
+This program and the accompanying materials\r
+are licensed and made available under the terms and conditions of the BSD License\r
+which accompanies this distribution.  The full text of the license may be found at\r
+http://opensource.org/licenses/bsd-license.php\r
+\r
+THE PROGRAM IS DISTRIBUTED UNDER THE BSD LICENSE ON AN "AS IS" BASIS,\r
+WITHOUT WARRANTIES OR REPRESENTATIONS OF ANY KIND, EITHER EXPRESS OR IMPLIED.\r
 \r
 **/\r
 \r
@@ -74,16 +74,16 @@ UINT8 mOutStride[] = {
 /**\r
   Check parameters to a CPU I/O 2 Protocol service request.\r
 \r
-  The I/O operations are carried out exactly as requested. The caller is responsible \r
-  for satisfying any alignment and I/O width restrictions that a PI System on a \r
-  platform might require. For example on some platforms, width requests of \r
-  EfiCpuIoWidthUint64 do not work. Misaligned buffers, on the other hand, will \r
+  The I/O operations are carried out exactly as requested. The caller is responsible\r
+  for satisfying any alignment and I/O width restrictions that a PI System on a\r
+  platform might require. For example on some platforms, width requests of\r
+  EfiCpuIoWidthUint64 do not work. Misaligned buffers, on the other hand, will\r
   be handled by the driver.\r
-  \r
+\r
   @param[in] MmioOperation  TRUE for an MMIO operation, FALSE for I/O Port operation.\r
   @param[in] Width          Signifies the width of the I/O or Memory operation.\r
-  @param[in] Address        The base address of the I/O operation. \r
-  @param[in] Count          The number of I/O operations to perform. The number of  \r
+  @param[in] Address        The base address of the I/O operation.\r
+  @param[in] Count          The number of I/O operations to perform. The number of\r
                             bytes moved is Width size * Count, starting at Address.\r
   @param[in] Buffer         For read operations, the destination buffer to store the results.\r
                             For write operations, the source buffer from which to write data.\r
@@ -92,7 +92,7 @@ UINT8 mOutStride[] = {
   @retval EFI_INVALID_PARAMETER  Width is invalid for this PI system.\r
   @retval EFI_INVALID_PARAMETER  Buffer is NULL.\r
   @retval EFI_UNSUPPORTED        The Buffer is not aligned for the given Width.\r
-  @retval EFI_UNSUPPORTED        The address range specified by Address, Width, \r
+  @retval EFI_UNSUPPORTED        The address range specified by Address, Width,\r
                                  and Count is not valid for this PI system.\r
 \r
 **/\r
@@ -137,7 +137,7 @@ CpuIoCheckParameter (
   if (!MmioOperation && (Width == EfiCpuIoWidthUint64)) {\r
     return EFI_INVALID_PARAMETER;\r
   }\r
-  \r
+\r
   //\r
   // Check to see if Address is aligned\r
   //\r
@@ -146,18 +146,18 @@ CpuIoCheckParameter (
   }\r
 \r
   //\r
-  // Check to see if any address associated with this transfer exceeds the maximum \r
+  // Check to see if any address associated with this transfer exceeds the maximum\r
   // allowed address.  The maximum address implied by the parameters passed in is\r
   // Address + Size * Count.  If the following condition is met, then the transfer\r
   // is not supported.\r
   //\r
   //    Address + Size * Count > (MmioOperation ? MAX_ADDRESS : MAX_IO_PORT_ADDRESS) + 1\r
   //\r
-  // Since MAX_ADDRESS can be the maximum integer value supported by the CPU and Count \r
+  // Since MAX_ADDRESS can be the maximum integer value supported by the CPU and Count\r
   // can also be the maximum integer value supported by the CPU, this range\r
   // check must be adjusted to avoid all oveflow conditions.\r
-  //   \r
-  // The following form of the range check is equivalent but assumes that \r
+  //\r
+  // The following form of the range check is equivalent but assumes that\r
   // MAX_ADDRESS and MAX_IO_PORT_ADDRESS are of the form (2^n - 1).\r
   //\r
   Limit = (MmioOperation ? MAX_ADDRESS : MAX_IO_PORT_ADDRESS);\r
@@ -165,7 +165,7 @@ CpuIoCheckParameter (
     if (Address > Limit) {\r
       return EFI_UNSUPPORTED;\r
     }\r
-  } else {  \r
+  } else {\r
     MaxCount = RShiftU64 (Limit, Width);\r
     if (MaxCount < (Count - 1)) {\r
       return EFI_UNSUPPORTED;\r
@@ -189,30 +189,30 @@ CpuIoCheckParameter (
 /**\r
   Reads memory-mapped registers.\r
 \r
-  The I/O operations are carried out exactly as requested. The caller is responsible \r
-  for satisfying any alignment and I/O width restrictions that a PI System on a \r
-  platform might require. For example on some platforms, width requests of \r
-  EfiCpuIoWidthUint64 do not work. Misaligned buffers, on the other hand, will \r
+  The I/O operations are carried out exactly as requested. The caller is responsible\r
+  for satisfying any alignment and I/O width restrictions that a PI System on a\r
+  platform might require. For example on some platforms, width requests of\r
+  EfiCpuIoWidthUint64 do not work. Misaligned buffers, on the other hand, will\r
   be handled by the driver.\r
-  \r
-  If Width is EfiCpuIoWidthUint8, EfiCpuIoWidthUint16, EfiCpuIoWidthUint32, \r
-  or EfiCpuIoWidthUint64, then both Address and Buffer are incremented for \r
+\r
+  If Width is EfiCpuIoWidthUint8, EfiCpuIoWidthUint16, EfiCpuIoWidthUint32,\r
+  or EfiCpuIoWidthUint64, then both Address and Buffer are incremented for\r
   each of the Count operations that is performed.\r
-  \r
-  If Width is EfiCpuIoWidthFifoUint8, EfiCpuIoWidthFifoUint16, \r
-  EfiCpuIoWidthFifoUint32, or EfiCpuIoWidthFifoUint64, then only Buffer is \r
-  incremented for each of the Count operations that is performed. The read or \r
+\r
+  If Width is EfiCpuIoWidthFifoUint8, EfiCpuIoWidthFifoUint16,\r
+  EfiCpuIoWidthFifoUint32, or EfiCpuIoWidthFifoUint64, then only Buffer is\r
+  incremented for each of the Count operations that is performed. The read or\r
   write operation is performed Count times on the same Address.\r
-  \r
-  If Width is EfiCpuIoWidthFillUint8, EfiCpuIoWidthFillUint16, \r
-  EfiCpuIoWidthFillUint32, or EfiCpuIoWidthFillUint64, then only Address is \r
-  incremented for each of the Count operations that is performed. The read or \r
+\r
+  If Width is EfiCpuIoWidthFillUint8, EfiCpuIoWidthFillUint16,\r
+  EfiCpuIoWidthFillUint32, or EfiCpuIoWidthFillUint64, then only Address is\r
+  incremented for each of the Count operations that is performed. The read or\r
   write operation is performed Count times from the first element of Buffer.\r
-  \r
+\r
   @param[in]  This     A pointer to the EFI_CPU_IO2_PROTOCOL instance.\r
   @param[in]  Width    Signifies the width of the I/O or Memory operation.\r
-  @param[in]  Address  The base address of the I/O operation. \r
-  @param[in]  Count    The number of I/O operations to perform. The number of \r
+  @param[in]  Address  The base address of the I/O operation.\r
+  @param[in]  Count    The number of I/O operations to perform. The number of\r
                        bytes moved is Width size * Count, starting at Address.\r
   @param[out] Buffer   For read operations, the destination buffer to store the results.\r
                        For write operations, the source buffer from which to write data.\r
@@ -221,7 +221,7 @@ CpuIoCheckParameter (
   @retval EFI_INVALID_PARAMETER  Width is invalid for this PI system.\r
   @retval EFI_INVALID_PARAMETER  Buffer is NULL.\r
   @retval EFI_UNSUPPORTED        The Buffer is not aligned for the given Width.\r
-  @retval EFI_UNSUPPORTED        The address range specified by Address, Width, \r
+  @retval EFI_UNSUPPORTED        The address range specified by Address, Width,\r
                                  and Count is not valid for this PI system.\r
 \r
 **/\r
@@ -269,30 +269,30 @@ CpuMemoryServiceRead (
 /**\r
   Writes memory-mapped registers.\r
 \r
-  The I/O operations are carried out exactly as requested. The caller is responsible \r
-  for satisfying any alignment and I/O width restrictions that a PI System on a \r
-  platform might require. For example on some platforms, width requests of \r
-  EfiCpuIoWidthUint64 do not work. Misaligned buffers, on the other hand, will \r
+  The I/O operations are carried out exactly as requested. The caller is responsible\r
+  for satisfying any alignment and I/O width restrictions that a PI System on a\r
+  platform might require. For example on some platforms, width requests of\r
+  EfiCpuIoWidthUint64 do not work. Misaligned buffers, on the other hand, will\r
   be handled by the driver.\r
-  \r
-  If Width is EfiCpuIoWidthUint8, EfiCpuIoWidthUint16, EfiCpuIoWidthUint32, \r
-  or EfiCpuIoWidthUint64, then both Address and Buffer are incremented for \r
+\r
+  If Width is EfiCpuIoWidthUint8, EfiCpuIoWidthUint16, EfiCpuIoWidthUint32,\r
+  or EfiCpuIoWidthUint64, then both Address and Buffer are incremented for\r
   each of the Count operations that is performed.\r
-  \r
-  If Width is EfiCpuIoWidthFifoUint8, EfiCpuIoWidthFifoUint16, \r
-  EfiCpuIoWidthFifoUint32, or EfiCpuIoWidthFifoUint64, then only Buffer is \r
-  incremented for each of the Count operations that is performed. The read or \r
+\r
+  If Width is EfiCpuIoWidthFifoUint8, EfiCpuIoWidthFifoUint16,\r
+  EfiCpuIoWidthFifoUint32, or EfiCpuIoWidthFifoUint64, then only Buffer is\r
+  incremented for each of the Count operations that is performed. The read or\r
   write operation is performed Count times on the same Address.\r
-  \r
-  If Width is EfiCpuIoWidthFillUint8, EfiCpuIoWidthFillUint16, \r
-  EfiCpuIoWidthFillUint32, or EfiCpuIoWidthFillUint64, then only Address is \r
-  incremented for each of the Count operations that is performed. The read or \r
+\r
+  If Width is EfiCpuIoWidthFillUint8, EfiCpuIoWidthFillUint16,\r
+  EfiCpuIoWidthFillUint32, or EfiCpuIoWidthFillUint64, then only Address is\r
+  incremented for each of the Count operations that is performed. The read or\r
   write operation is performed Count times from the first element of Buffer.\r
-  \r
+\r
   @param[in]  This     A pointer to the EFI_CPU_IO2_PROTOCOL instance.\r
   @param[in]  Width    Signifies the width of the I/O or Memory operation.\r
-  @param[in]  Address  The base address of the I/O operation. \r
-  @param[in]  Count    The number of I/O operations to perform. The number of \r
+  @param[in]  Address  The base address of the I/O operation.\r
+  @param[in]  Count    The number of I/O operations to perform. The number of\r
                        bytes moved is Width size * Count, starting at Address.\r
   @param[in]  Buffer   For read operations, the destination buffer to store the results.\r
                        For write operations, the source buffer from which to write data.\r
@@ -301,7 +301,7 @@ CpuMemoryServiceRead (
   @retval EFI_INVALID_PARAMETER  Width is invalid for this PI system.\r
   @retval EFI_INVALID_PARAMETER  Buffer is NULL.\r
   @retval EFI_UNSUPPORTED        The Buffer is not aligned for the given Width.\r
-  @retval EFI_UNSUPPORTED        The address range specified by Address, Width, \r
+  @retval EFI_UNSUPPORTED        The address range specified by Address, Width,\r
                                  and Count is not valid for this PI system.\r
 \r
 **/\r
@@ -349,30 +349,30 @@ CpuMemoryServiceWrite (
 /**\r
   Reads I/O registers.\r
 \r
-  The I/O operations are carried out exactly as requested. The caller is responsible \r
-  for satisfying any alignment and I/O width restrictions that a PI System on a \r
-  platform might require. For example on some platforms, width requests of \r
-  EfiCpuIoWidthUint64 do not work. Misaligned buffers, on the other hand, will \r
+  The I/O operations are carried out exactly as requested. The caller is responsible\r
+  for satisfying any alignment and I/O width restrictions that a PI System on a\r
+  platform might require. For example on some platforms, width requests of\r
+  EfiCpuIoWidthUint64 do not work. Misaligned buffers, on the other hand, will\r
   be handled by the driver.\r
-  \r
-  If Width is EfiCpuIoWidthUint8, EfiCpuIoWidthUint16, EfiCpuIoWidthUint32, \r
-  or EfiCpuIoWidthUint64, then both Address and Buffer are incremented for \r
+\r
+  If Width is EfiCpuIoWidthUint8, EfiCpuIoWidthUint16, EfiCpuIoWidthUint32,\r
+  or EfiCpuIoWidthUint64, then both Address and Buffer are incremented for\r
   each of the Count operations that is performed.\r
-  \r
-  If Width is EfiCpuIoWidthFifoUint8, EfiCpuIoWidthFifoUint16, \r
-  EfiCpuIoWidthFifoUint32, or EfiCpuIoWidthFifoUint64, then only Buffer is \r
-  incremented for each of the Count operations that is performed. The read or \r
+\r
+  If Width is EfiCpuIoWidthFifoUint8, EfiCpuIoWidthFifoUint16,\r
+  EfiCpuIoWidthFifoUint32, or EfiCpuIoWidthFifoUint64, then only Buffer is\r
+  incremented for each of the Count operations that is performed. The read or\r
   write operation is performed Count times on the same Address.\r
-  \r
-  If Width is EfiCpuIoWidthFillUint8, EfiCpuIoWidthFillUint16, \r
-  EfiCpuIoWidthFillUint32, or EfiCpuIoWidthFillUint64, then only Address is \r
-  incremented for each of the Count operations that is performed. The read or \r
+\r
+  If Width is EfiCpuIoWidthFillUint8, EfiCpuIoWidthFillUint16,\r
+  EfiCpuIoWidthFillUint32, or EfiCpuIoWidthFillUint64, then only Address is\r
+  incremented for each of the Count operations that is performed. The read or\r
   write operation is performed Count times from the first element of Buffer.\r
-  \r
+\r
   @param[in]  This     A pointer to the EFI_CPU_IO2_PROTOCOL instance.\r
   @param[in]  Width    Signifies the width of the I/O or Memory operation.\r
-  @param[in]  Address  The base address of the I/O operation. \r
-  @param[in]  Count    The number of I/O operations to perform. The number of \r
+  @param[in]  Address  The base address of the I/O operation.\r
+  @param[in]  Count    The number of I/O operations to perform. The number of\r
                        bytes moved is Width size * Count, starting at Address.\r
   @param[out] Buffer   For read operations, the destination buffer to store the results.\r
                        For write operations, the source buffer from which to write data.\r
@@ -381,7 +381,7 @@ CpuMemoryServiceWrite (
   @retval EFI_INVALID_PARAMETER  Width is invalid for this PI system.\r
   @retval EFI_INVALID_PARAMETER  Buffer is NULL.\r
   @retval EFI_UNSUPPORTED        The Buffer is not aligned for the given Width.\r
-  @retval EFI_UNSUPPORTED        The address range specified by Address, Width, \r
+  @retval EFI_UNSUPPORTED        The address range specified by Address, Width,\r
                                  and Count is not valid for this PI system.\r
 \r
 **/\r
@@ -453,30 +453,30 @@ CpuIoServiceRead (
 /**\r
   Write I/O registers.\r
 \r
-  The I/O operations are carried out exactly as requested. The caller is responsible \r
-  for satisfying any alignment and I/O width restrictions that a PI System on a \r
-  platform might require. For example on some platforms, width requests of \r
-  EfiCpuIoWidthUint64 do not work. Misaligned buffers, on the other hand, will \r
+  The I/O operations are carried out exactly as requested. The caller is responsible\r
+  for satisfying any alignment and I/O width restrictions that a PI System on a\r
+  platform might require. For example on some platforms, width requests of\r
+  EfiCpuIoWidthUint64 do not work. Misaligned buffers, on the other hand, will\r
   be handled by the driver.\r
-  \r
-  If Width is EfiCpuIoWidthUint8, EfiCpuIoWidthUint16, EfiCpuIoWidthUint32, \r
-  or EfiCpuIoWidthUint64, then both Address and Buffer are incremented for \r
+\r
+  If Width is EfiCpuIoWidthUint8, EfiCpuIoWidthUint16, EfiCpuIoWidthUint32,\r
+  or EfiCpuIoWidthUint64, then both Address and Buffer are incremented for\r
   each of the Count operations that is performed.\r
-  \r
-  If Width is EfiCpuIoWidthFifoUint8, EfiCpuIoWidthFifoUint16, \r
-  EfiCpuIoWidthFifoUint32, or EfiCpuIoWidthFifoUint64, then only Buffer is \r
-  incremented for each of the Count operations that is performed. The read or \r
+\r
+  If Width is EfiCpuIoWidthFifoUint8, EfiCpuIoWidthFifoUint16,\r
+  EfiCpuIoWidthFifoUint32, or EfiCpuIoWidthFifoUint64, then only Buffer is\r
+  incremented for each of the Count operations that is performed. The read or\r
   write operation is performed Count times on the same Address.\r
-  \r
-  If Width is EfiCpuIoWidthFillUint8, EfiCpuIoWidthFillUint16, \r
-  EfiCpuIoWidthFillUint32, or EfiCpuIoWidthFillUint64, then only Address is \r
-  incremented for each of the Count operations that is performed. The read or \r
+\r
+  If Width is EfiCpuIoWidthFillUint8, EfiCpuIoWidthFillUint16,\r
+  EfiCpuIoWidthFillUint32, or EfiCpuIoWidthFillUint64, then only Address is\r
+  incremented for each of the Count operations that is performed. The read or\r
   write operation is performed Count times from the first element of Buffer.\r
-  \r
+\r
   @param[in]  This     A pointer to the EFI_CPU_IO2_PROTOCOL instance.\r
   @param[in]  Width    Signifies the width of the I/O or Memory operation.\r
-  @param[in]  Address  The base address of the I/O operation. \r
-  @param[in]  Count    The number of I/O operations to perform. The number of \r
+  @param[in]  Address  The base address of the I/O operation.\r
+  @param[in]  Count    The number of I/O operations to perform. The number of\r
                        bytes moved is Width size * Count, starting at Address.\r
   @param[in]  Buffer   For read operations, the destination buffer to store the results.\r
                        For write operations, the source buffer from which to write data.\r
@@ -485,9 +485,9 @@ CpuIoServiceRead (
   @retval EFI_INVALID_PARAMETER  Width is invalid for this PI system.\r
   @retval EFI_INVALID_PARAMETER  Buffer is NULL.\r
   @retval EFI_UNSUPPORTED        The Buffer is not aligned for the given Width.\r
-  @retval EFI_UNSUPPORTED        The address range specified by Address, Width, \r
+  @retval EFI_UNSUPPORTED        The address range specified by Address, Width,\r
                                  and Count is not valid for this PI system.\r
-                                 \r
+\r
 **/\r
 EFI_STATUS\r
 EFIAPI\r
@@ -553,16 +553,16 @@ CpuIoServiceWrite (
       IoWrite32 ((UINTN)Address, *((UINT32 *)Uint8Buffer));\r
     }\r
   }\r
-  \r
+\r
   return EFI_SUCCESS;\r
 }\r
 \r
 /**\r
   The user Entry Point for module CpuIo2Dxe. The user code starts with this function.\r
 \r
-  @param[in] ImageHandle    The firmware allocated handle for the EFI image.  \r
+  @param[in] ImageHandle    The firmware allocated handle for the EFI image.\r
   @param[in] SystemTable    A pointer to the EFI System Table.\r
-  \r
+\r
   @retval EFI_SUCCESS       The entry point is executed successfully.\r
   @retval other             Some error occurs when executing this entry point.\r
 \r
index 7d00da16f4ffa3f2b236b7eda5990259bc8de0c2..286baf25f11e4c61aeca879c78c1947b6e0f072d 100644 (file)
@@ -1,14 +1,14 @@
 /** @file\r
   Internal include file for the CPU I/O 2 Protocol.\r
 \r
-Copyright (c) 2009 - 2010, Intel Corporation. All rights reserved.<BR>\r
-This program and the accompanying materials                          \r
-are licensed and made available under the terms and conditions of the BSD License         \r
-which accompanies this distribution.  The full text of the license may be found at        \r
-http://opensource.org/licenses/bsd-license.php                                            \r
-                                                                                          \r
-THE PROGRAM IS DISTRIBUTED UNDER THE BSD LICENSE ON AN "AS IS" BASIS,                     \r
-WITHOUT WARRANTIES OR REPRESENTATIONS OF ANY KIND, EITHER EXPRESS OR IMPLIED.             \r
+Copyright (c) 2009 - 2018, Intel Corporation. All rights reserved.<BR>\r
+This program and the accompanying materials\r
+are licensed and made available under the terms and conditions of the BSD License\r
+which accompanies this distribution.  The full text of the license may be found at\r
+http://opensource.org/licenses/bsd-license.php\r
+\r
+THE PROGRAM IS DISTRIBUTED UNDER THE BSD LICENSE ON AN "AS IS" BASIS,\r
+WITHOUT WARRANTIES OR REPRESENTATIONS OF ANY KIND, EITHER EXPRESS OR IMPLIED.\r
 \r
 **/\r
 \r
@@ -29,30 +29,30 @@ WITHOUT WARRANTIES OR REPRESENTATIONS OF ANY KIND, EITHER EXPRESS OR IMPLIED.
 /**\r
   Reads memory-mapped registers.\r
 \r
-  The I/O operations are carried out exactly as requested. The caller is responsible \r
-  for satisfying any alignment and I/O width restrictions that a PI System on a \r
-  platform might require. For example on some platforms, width requests of \r
-  EfiCpuIoWidthUint64 do not work. Misaligned buffers, on the other hand, will \r
+  The I/O operations are carried out exactly as requested. The caller is responsible\r
+  for satisfying any alignment and I/O width restrictions that a PI System on a\r
+  platform might require. For example on some platforms, width requests of\r
+  EfiCpuIoWidthUint64 do not work. Misaligned buffers, on the other hand, will\r
   be handled by the driver.\r
-  \r
-  If Width is EfiCpuIoWidthUint8, EfiCpuIoWidthUint16, EfiCpuIoWidthUint32, \r
-  or EfiCpuIoWidthUint64, then both Address and Buffer are incremented for \r
+\r
+  If Width is EfiCpuIoWidthUint8, EfiCpuIoWidthUint16, EfiCpuIoWidthUint32,\r
+  or EfiCpuIoWidthUint64, then both Address and Buffer are incremented for\r
   each of the Count operations that is performed.\r
-  \r
-  If Width is EfiCpuIoWidthFifoUint8, EfiCpuIoWidthFifoUint16, \r
-  EfiCpuIoWidthFifoUint32, or EfiCpuIoWidthFifoUint64, then only Buffer is \r
-  incremented for each of the Count operations that is performed. The read or \r
+\r
+  If Width is EfiCpuIoWidthFifoUint8, EfiCpuIoWidthFifoUint16,\r
+  EfiCpuIoWidthFifoUint32, or EfiCpuIoWidthFifoUint64, then only Buffer is\r
+  incremented for each of the Count operations that is performed. The read or\r
   write operation is performed Count times on the same Address.\r
-  \r
-  If Width is EfiCpuIoWidthFillUint8, EfiCpuIoWidthFillUint16, \r
-  EfiCpuIoWidthFillUint32, or EfiCpuIoWidthFillUint64, then only Address is \r
-  incremented for each of the Count operations that is performed. The read or \r
+\r
+  If Width is EfiCpuIoWidthFillUint8, EfiCpuIoWidthFillUint16,\r
+  EfiCpuIoWidthFillUint32, or EfiCpuIoWidthFillUint64, then only Address is\r
+  incremented for each of the Count operations that is performed. The read or\r
   write operation is performed Count times from the first element of Buffer.\r
-  \r
+\r
   @param[in]  This     A pointer to the EFI_CPU_IO2_PROTOCOL instance.\r
   @param[in]  Width    Signifies the width of the I/O or Memory operation.\r
-  @param[in]  Address  The base address of the I/O operation. \r
-  @param[in]  Count    The number of I/O operations to perform. The number of \r
+  @param[in]  Address  The base address of the I/O operation.\r
+  @param[in]  Count    The number of I/O operations to perform. The number of\r
                        bytes moved is Width size * Count, starting at Address.\r
   @param[out] Buffer   For read operations, the destination buffer to store the results.\r
                        For write operations, the source buffer from which to write data.\r
@@ -61,7 +61,7 @@ WITHOUT WARRANTIES OR REPRESENTATIONS OF ANY KIND, EITHER EXPRESS OR IMPLIED.
   @retval EFI_INVALID_PARAMETER  Width is invalid for this PI system.\r
   @retval EFI_INVALID_PARAMETER  Buffer is NULL.\r
   @retval EFI_UNSUPPORTED        The Buffer is not aligned for the given Width.\r
-  @retval EFI_UNSUPPORTED        The address range specified by Address, Width, \r
+  @retval EFI_UNSUPPORTED        The address range specified by Address, Width,\r
                                  and Count is not valid for this PI system.\r
 \r
 **/\r
@@ -78,30 +78,30 @@ CpuMemoryServiceRead (
 /**\r
   Writes memory-mapped registers.\r
 \r
-  The I/O operations are carried out exactly as requested. The caller is responsible \r
-  for satisfying any alignment and I/O width restrictions that a PI System on a \r
-  platform might require. For example on some platforms, width requests of \r
-  EfiCpuIoWidthUint64 do not work. Misaligned buffers, on the other hand, will \r
+  The I/O operations are carried out exactly as requested. The caller is responsible\r
+  for satisfying any alignment and I/O width restrictions that a PI System on a\r
+  platform might require. For example on some platforms, width requests of\r
+  EfiCpuIoWidthUint64 do not work. Misaligned buffers, on the other hand, will\r
   be handled by the driver.\r
-  \r
-  If Width is EfiCpuIoWidthUint8, EfiCpuIoWidthUint16, EfiCpuIoWidthUint32, \r
-  or EfiCpuIoWidthUint64, then both Address and Buffer are incremented for \r
+\r
+  If Width is EfiCpuIoWidthUint8, EfiCpuIoWidthUint16, EfiCpuIoWidthUint32,\r
+  or EfiCpuIoWidthUint64, then both Address and Buffer are incremented for\r
   each of the Count operations that is performed.\r
-  \r
-  If Width is EfiCpuIoWidthFifoUint8, EfiCpuIoWidthFifoUint16, \r
-  EfiCpuIoWidthFifoUint32, or EfiCpuIoWidthFifoUint64, then only Buffer is \r
-  incremented for each of the Count operations that is performed. The read or \r
+\r
+  If Width is EfiCpuIoWidthFifoUint8, EfiCpuIoWidthFifoUint16,\r
+  EfiCpuIoWidthFifoUint32, or EfiCpuIoWidthFifoUint64, then only Buffer is\r
+  incremented for each of the Count operations that is performed. The read or\r
   write operation is performed Count times on the same Address.\r
-  \r
-  If Width is EfiCpuIoWidthFillUint8, EfiCpuIoWidthFillUint16, \r
-  EfiCpuIoWidthFillUint32, or EfiCpuIoWidthFillUint64, then only Address is \r
-  incremented for each of the Count operations that is performed. The read or \r
+\r
+  If Width is EfiCpuIoWidthFillUint8, EfiCpuIoWidthFillUint16,\r
+  EfiCpuIoWidthFillUint32, or EfiCpuIoWidthFillUint64, then only Address is\r
+  incremented for each of the Count operations that is performed. The read or\r
   write operation is performed Count times from the first element of Buffer.\r
-  \r
+\r
   @param[in]  This     A pointer to the EFI_CPU_IO2_PROTOCOL instance.\r
   @param[in]  Width    Signifies the width of the I/O or Memory operation.\r
-  @param[in]  Address  The base address of the I/O operation. \r
-  @param[in]  Count    The number of I/O operations to perform. The number of \r
+  @param[in]  Address  The base address of the I/O operation.\r
+  @param[in]  Count    The number of I/O operations to perform. The number of\r
                        bytes moved is Width size * Count, starting at Address.\r
   @param[in]  Buffer   For read operations, the destination buffer to store the results.\r
                        For write operations, the source buffer from which to write data.\r
@@ -110,7 +110,7 @@ CpuMemoryServiceRead (
   @retval EFI_INVALID_PARAMETER  Width is invalid for this PI system.\r
   @retval EFI_INVALID_PARAMETER  Buffer is NULL.\r
   @retval EFI_UNSUPPORTED        The Buffer is not aligned for the given Width.\r
-  @retval EFI_UNSUPPORTED        The address range specified by Address, Width, \r
+  @retval EFI_UNSUPPORTED        The address range specified by Address, Width,\r
                                  and Count is not valid for this PI system.\r
 \r
 **/\r
@@ -127,30 +127,30 @@ CpuMemoryServiceWrite (
 /**\r
   Reads I/O registers.\r
 \r
-  The I/O operations are carried out exactly as requested. The caller is responsible \r
-  for satisfying any alignment and I/O width restrictions that a PI System on a \r
-  platform might require. For example on some platforms, width requests of \r
-  EfiCpuIoWidthUint64 do not work. Misaligned buffers, on the other hand, will \r
+  The I/O operations are carried out exactly as requested. The caller is responsible\r
+  for satisfying any alignment and I/O width restrictions that a PI System on a\r
+  platform might require. For example on some platforms, width requests of\r
+  EfiCpuIoWidthUint64 do not work. Misaligned buffers, on the other hand, will\r
   be handled by the driver.\r
-  \r
-  If Width is EfiCpuIoWidthUint8, EfiCpuIoWidthUint16, EfiCpuIoWidthUint32, \r
-  or EfiCpuIoWidthUint64, then both Address and Buffer are incremented for \r
+\r
+  If Width is EfiCpuIoWidthUint8, EfiCpuIoWidthUint16, EfiCpuIoWidthUint32,\r
+  or EfiCpuIoWidthUint64, then both Address and Buffer are incremented for\r
   each of the Count operations that is performed.\r
-  \r
-  If Width is EfiCpuIoWidthFifoUint8, EfiCpuIoWidthFifoUint16, \r
-  EfiCpuIoWidthFifoUint32, or EfiCpuIoWidthFifoUint64, then only Buffer is \r
-  incremented for each of the Count operations that is performed. The read or \r
+\r
+  If Width is EfiCpuIoWidthFifoUint8, EfiCpuIoWidthFifoUint16,\r
+  EfiCpuIoWidthFifoUint32, or EfiCpuIoWidthFifoUint64, then only Buffer is\r
+  incremented for each of the Count operations that is performed. The read or\r
   write operation is performed Count times on the same Address.\r
-  \r
-  If Width is EfiCpuIoWidthFillUint8, EfiCpuIoWidthFillUint16, \r
-  EfiCpuIoWidthFillUint32, or EfiCpuIoWidthFillUint64, then only Address is \r
-  incremented for each of the Count operations that is performed. The read or \r
+\r
+  If Width is EfiCpuIoWidthFillUint8, EfiCpuIoWidthFillUint16,\r
+  EfiCpuIoWidthFillUint32, or EfiCpuIoWidthFillUint64, then only Address is\r
+  incremented for each of the Count operations that is performed. The read or\r
   write operation is performed Count times from the first element of Buffer.\r
-  \r
+\r
   @param[in]  This     A pointer to the EFI_CPU_IO2_PROTOCOL instance.\r
   @param[in]  Width    Signifies the width of the I/O or Memory operation.\r
-  @param[in]  Address  The base address of the I/O operation. \r
-  @param[in]  Count    The number of I/O operations to perform. The number of \r
+  @param[in]  Address  The base address of the I/O operation.\r
+  @param[in]  Count    The number of I/O operations to perform. The number of\r
                        bytes moved is Width size * Count, starting at Address.\r
   @param[out] Buffer   For read operations, the destination buffer to store the results.\r
                        For write operations, the source buffer from which to write data.\r
@@ -159,7 +159,7 @@ CpuMemoryServiceWrite (
   @retval EFI_INVALID_PARAMETER  Width is invalid for this PI system.\r
   @retval EFI_INVALID_PARAMETER  Buffer is NULL.\r
   @retval EFI_UNSUPPORTED        The Buffer is not aligned for the given Width.\r
-  @retval EFI_UNSUPPORTED        The address range specified by Address, Width, \r
+  @retval EFI_UNSUPPORTED        The address range specified by Address, Width,\r
                                  and Count is not valid for this PI system.\r
 \r
 **/\r
@@ -176,30 +176,30 @@ CpuIoServiceRead (
 /**\r
   Write I/O registers.\r
 \r
-  The I/O operations are carried out exactly as requested. The caller is responsible \r
-  for satisfying any alignment and I/O width restrictions that a PI System on a \r
-  platform might require. For example on some platforms, width requests of \r
-  EfiCpuIoWidthUint64 do not work. Misaligned buffers, on the other hand, will \r
+  The I/O operations are carried out exactly as requested. The caller is responsible\r
+  for satisfying any alignment and I/O width restrictions that a PI System on a\r
+  platform might require. For example on some platforms, width requests of\r
+  EfiCpuIoWidthUint64 do not work. Misaligned buffers, on the other hand, will\r
   be handled by the driver.\r
-  \r
-  If Width is EfiCpuIoWidthUint8, EfiCpuIoWidthUint16, EfiCpuIoWidthUint32, \r
-  or EfiCpuIoWidthUint64, then both Address and Buffer are incremented for \r
+\r
+  If Width is EfiCpuIoWidthUint8, EfiCpuIoWidthUint16, EfiCpuIoWidthUint32,\r
+  or EfiCpuIoWidthUint64, then both Address and Buffer are incremented for\r
   each of the Count operations that is performed.\r
-  \r
-  If Width is EfiCpuIoWidthFifoUint8, EfiCpuIoWidthFifoUint16, \r
-  EfiCpuIoWidthFifoUint32, or EfiCpuIoWidthFifoUint64, then only Buffer is \r
-  incremented for each of the Count operations that is performed. The read or \r
+\r
+  If Width is EfiCpuIoWidthFifoUint8, EfiCpuIoWidthFifoUint16,\r
+  EfiCpuIoWidthFifoUint32, or EfiCpuIoWidthFifoUint64, then only Buffer is\r
+  incremented for each of the Count operations that is performed. The read or\r
   write operation is performed Count times on the same Address.\r
-  \r
-  If Width is EfiCpuIoWidthFillUint8, EfiCpuIoWidthFillUint16, \r
-  EfiCpuIoWidthFillUint32, or EfiCpuIoWidthFillUint64, then only Address is \r
-  incremented for each of the Count operations that is performed. The read or \r
+\r
+  If Width is EfiCpuIoWidthFillUint8, EfiCpuIoWidthFillUint16,\r
+  EfiCpuIoWidthFillUint32, or EfiCpuIoWidthFillUint64, then only Address is\r
+  incremented for each of the Count operations that is performed. The read or\r
   write operation is performed Count times from the first element of Buffer.\r
-  \r
+\r
   @param[in]  This     A pointer to the EFI_CPU_IO2_PROTOCOL instance.\r
   @param[in]  Width    Signifies the width of the I/O or Memory operation.\r
-  @param[in]  Address  The base address of the I/O operation. \r
-  @param[in]  Count    The number of I/O operations to perform. The number of \r
+  @param[in]  Address  The base address of the I/O operation.\r
+  @param[in]  Count    The number of I/O operations to perform. The number of\r
                        bytes moved is Width size * Count, starting at Address.\r
   @param[in]  Buffer   For read operations, the destination buffer to store the results.\r
                        For write operations, the source buffer from which to write data.\r
@@ -208,9 +208,9 @@ CpuIoServiceRead (
   @retval EFI_INVALID_PARAMETER  Width is invalid for this PI system.\r
   @retval EFI_INVALID_PARAMETER  Buffer is NULL.\r
   @retval EFI_UNSUPPORTED        The Buffer is not aligned for the given Width.\r
-  @retval EFI_UNSUPPORTED        The address range specified by Address, Width, \r
+  @retval EFI_UNSUPPORTED        The address range specified by Address, Width,\r
                                  and Count is not valid for this PI system.\r
-                                 \r
+\r
 **/\r
 EFI_STATUS\r
 EFIAPI\r
index 55036622ca7bdf482f6cc7339fe76562d92984c3..86b685a16ab2fccaa5d520f293b11f125f1118f3 100644 (file)
@@ -1,7 +1,7 @@
 ## @file\r
 #  Produces the CPU I/O 2 Protocol by using the services of the I/O Library.\r
 #\r
-# Copyright (c) 2009 - 2016, Intel Corporation. All rights reserved.<BR>\r
+# Copyright (c) 2009 - 2018, Intel Corporation. All rights reserved.<BR>\r
 # Copyright (c) 2017, AMD Incorporated. All rights reserved.<BR>\r
 #\r
 # This program and the accompanying materials\r
@@ -20,7 +20,7 @@
   MODULE_UNI_FILE                = CpuIo2Dxe.uni\r
   FILE_GUID                      = A19B1FE7-C1BC-49F8-875F-54A5D542443F\r
   MODULE_TYPE                    = DXE_DRIVER\r
-  VERSION_STRING                 = 1.0  \r
+  VERSION_STRING                 = 1.0\r
   ENTRY_POINT                    = CpuIo2Initialize\r
 \r
 #\r
index 59456fb3e5fa012ec9497e5be56a32e590f6ae49..1cca5198172f52f60d0ef7f950ccf98d63790e22 100644 (file)
@@ -3,13 +3,13 @@
 //\r
 // Produces the CPU I/O 2 Protocol by using the services of the I/O Library.\r
 //\r
-// Copyright (c) 2009 - 2014, Intel Corporation. All rights reserved.<BR>\r
+// Copyright (c) 2009 - 2018, Intel Corporation. All rights reserved.<BR>\r
 //\r
 // This program and the accompanying materials\r
 // are licensed and made available under the terms and conditions of the BSD License\r
 // which accompanies this distribution.  The full text of the license may be found at\r
 // http://opensource.org/licenses/bsd-license.php\r
-// \r
+//\r
 // THE PROGRAM IS DISTRIBUTED UNDER THE BSD LICENSE ON AN "AS IS" BASIS,\r
 // WITHOUT WARRANTIES OR REPRESENTATIONS OF ANY KIND, EITHER EXPRESS OR IMPLIED.\r
 //\r
index 655da485dfd4e015f38ad744058df1ecc8edd490..4adaaa57c18c35eeca055bc8452c30a702c3ccc8 100644 (file)
@@ -1,7 +1,7 @@
 // /** @file\r
 // CpuIo2Dxe Localized Strings and Content\r
 //\r
-// Copyright (c) 2013 - 2014, Intel Corporation. All rights reserved.<BR>\r
+// Copyright (c) 2013 - 2018, Intel Corporation. All rights reserved.<BR>\r
 //\r
 // This program and the accompanying materials\r
 // are licensed and made available under the terms and conditions of the BSD License\r
@@ -13,8 +13,8 @@
 //\r
 // **/\r
 \r
-#string STR_PROPERTIES_MODULE_NAME \r
-#language en-US \r
+#string STR_PROPERTIES_MODULE_NAME\r
+#language en-US\r
 "CPU I/O v2 DXE Driver"\r
 \r
 \r
index 20b8350fe4a4e189a80dd64b05bd8de65af8cc73..619249300f853c36df1a6b7f0a12188b65789367 100644 (file)
@@ -1,14 +1,14 @@
 /** @file\r
   Produces the SMM CPU I/O Protocol.\r
 \r
-Copyright (c) 2009 - 2017, Intel Corporation. All rights reserved.<BR>\r
-This program and the accompanying materials                          \r
-are licensed and made available under the terms and conditions of the BSD License         \r
-which accompanies this distribution.  The full text of the license may be found at        \r
-http://opensource.org/licenses/bsd-license.php                                            \r
-                                                                                          \r
-THE PROGRAM IS DISTRIBUTED UNDER THE BSD LICENSE ON AN "AS IS" BASIS,                     \r
-WITHOUT WARRANTIES OR REPRESENTATIONS OF ANY KIND, EITHER EXPRESS OR IMPLIED.             \r
+Copyright (c) 2009 - 2018, Intel Corporation. All rights reserved.<BR>\r
+This program and the accompanying materials\r
+are licensed and made available under the terms and conditions of the BSD License\r
+which accompanies this distribution.  The full text of the license may be found at\r
+http://opensource.org/licenses/bsd-license.php\r
+\r
+THE PROGRAM IS DISTRIBUTED UNDER THE BSD LICENSE ON AN "AS IS" BASIS,\r
+WITHOUT WARRANTIES OR REPRESENTATIONS OF ANY KIND, EITHER EXPRESS OR IMPLIED.\r
 \r
 **/\r
 \r
@@ -48,17 +48,17 @@ UINT8 mStride[] = {
 \r
   @param[in]  MmioOperation  TRUE for an MMIO operation, FALSE for I/O Port operation.\r
   @param[in]  Width          Signifies the width of the I/O operations.\r
-  @param[in]  Address        The base address of the I/O operations.  The caller is \r
-                             responsible for aligning the Address if required. \r
+  @param[in]  Address        The base address of the I/O operations.  The caller is\r
+                             responsible for aligning the Address if required.\r
   @param[in]  Count          The number of I/O operations to perform.\r
-  @param[in]  Buffer         For read operations, the destination buffer to store \r
-                             the results.  For write operations, the source buffer \r
+  @param[in]  Buffer         For read operations, the destination buffer to store\r
+                             the results.  For write operations, the source buffer\r
                              from which to write data.\r
 \r
   @retval EFI_SUCCESS            The data was read from or written to the device.\r
   @retval EFI_UNSUPPORTED        The Address is not valid for this system.\r
   @retval EFI_INVALID_PARAMETER  Width or Count, or both, were invalid.\r
-                                 \r
+\r
 **/\r
 EFI_STATUS\r
 CpuIoCheckParameter (\r
@@ -92,20 +92,20 @@ CpuIoCheckParameter (
   if (!MmioOperation && (Width == SMM_IO_UINT64)) {\r
     return EFI_INVALID_PARAMETER;\r
   }\r
-  \r
+\r
   //\r
-  // Check to see if any address associated with this transfer exceeds the maximum \r
+  // Check to see if any address associated with this transfer exceeds the maximum\r
   // allowed address.  The maximum address implied by the parameters passed in is\r
   // Address + Size * Count.  If the following condition is met, then the transfer\r
   // is not supported.\r
   //\r
   //    Address + Size * Count > (MmioOperation ? MAX_ADDRESS : MAX_IO_PORT_ADDRESS) + 1\r
   //\r
-  // Since MAX_ADDRESS can be the maximum integer value supported by the CPU and Count \r
+  // Since MAX_ADDRESS can be the maximum integer value supported by the CPU and Count\r
   // can also be the maximum integer value supported by the CPU, this range\r
   // check must be adjusted to avoid all overflow conditions.\r
-  //   \r
-  // The following form of the range check is equivalent but assumes that \r
+  //\r
+  // The following form of the range check is equivalent but assumes that\r
   // MAX_ADDRESS and MAX_IO_PORT_ADDRESS are of the form (2^n - 1).\r
   //\r
   Limit = (MmioOperation ? MAX_ADDRESS : MAX_IO_PORT_ADDRESS);\r
@@ -113,7 +113,7 @@ CpuIoCheckParameter (
     if (Address > Limit) {\r
       return EFI_UNSUPPORTED;\r
     }\r
-  } else {  \r
+  } else {\r
     MaxCount = RShiftU64 (Limit, Width);\r
     if (MaxCount < (Count - 1)) {\r
       return EFI_UNSUPPORTED;\r
@@ -122,7 +122,7 @@ CpuIoCheckParameter (
       return EFI_UNSUPPORTED;\r
     }\r
   }\r
-  \r
+\r
   //\r
   // Check to see if Address is aligned\r
   //\r
@@ -136,23 +136,23 @@ CpuIoCheckParameter (
 /**\r
   Reads memory-mapped registers.\r
 \r
-  The I/O operations are carried out exactly as requested.  The caller is \r
-  responsible for any alignment and I/O width issues that the bus, device, \r
+  The I/O operations are carried out exactly as requested.  The caller is\r
+  responsible for any alignment and I/O width issues that the bus, device,\r
   platform, or type of I/O might require.\r
 \r
   @param[in]  This     The EFI_SMM_CPU_IO2_PROTOCOL instance.\r
   @param[in]  Width    Signifies the width of the I/O operations.\r
-  @param[in]  Address  The base address of the I/O operations.  The caller is \r
-                       responsible for aligning the Address if required. \r
+  @param[in]  Address  The base address of the I/O operations.  The caller is\r
+                       responsible for aligning the Address if required.\r
   @param[in]  Count    The number of I/O operations to perform.\r
-  @param[out] Buffer   For read operations, the destination buffer to store \r
-                       the results.  For write operations, the source buffer \r
+  @param[out] Buffer   For read operations, the destination buffer to store\r
+                       the results.  For write operations, the source buffer\r
                        from which to write data.\r
 \r
   @retval EFI_SUCCESS            The data was read from or written to the device.\r
   @retval EFI_UNSUPPORTED        The Address is not valid for this system.\r
   @retval EFI_INVALID_PARAMETER  Width or Count, or both, were invalid.\r
-  @retval EFI_OUT_OF_RESOURCES   The request could not be completed due to a \r
+  @retval EFI_OUT_OF_RESOURCES   The request could not be completed due to a\r
                                  lack of resources\r
 \r
 **/\r
@@ -196,23 +196,23 @@ CpuMemoryServiceRead (
 /**\r
   Writes memory-mapped registers.\r
 \r
-  The I/O operations are carried out exactly as requested.  The caller is \r
-  responsible for any alignment and I/O width issues that the bus, device, \r
+  The I/O operations are carried out exactly as requested.  The caller is\r
+  responsible for any alignment and I/O width issues that the bus, device,\r
   platform, or type of I/O might require.\r
 \r
   @param[in]  This     The EFI_SMM_CPU_IO2_PROTOCOL instance.\r
   @param[in]  Width    Signifies the width of the I/O operations.\r
-  @param[in]  Address  The base address of the I/O operations.  The caller is \r
-                       responsible for aligning the Address if required. \r
+  @param[in]  Address  The base address of the I/O operations.  The caller is\r
+                       responsible for aligning the Address if required.\r
   @param[in]  Count    The number of I/O operations to perform.\r
-  @param[in]  Buffer   For read operations, the destination buffer to store \r
-                       the results.  For write operations, the source buffer \r
+  @param[in]  Buffer   For read operations, the destination buffer to store\r
+                       the results.  For write operations, the source buffer\r
                        from which to write data.\r
 \r
   @retval EFI_SUCCESS            The data was read from or written to the device.\r
   @retval EFI_UNSUPPORTED        The Address is not valid for this system.\r
   @retval EFI_INVALID_PARAMETER  Width or Count, or both, were invalid.\r
-  @retval EFI_OUT_OF_RESOURCES   The request could not be completed due to a \r
+  @retval EFI_OUT_OF_RESOURCES   The request could not be completed due to a\r
                                  lack of resources\r
 \r
 **/\r
@@ -256,23 +256,23 @@ CpuMemoryServiceWrite (
 /**\r
   Reads I/O registers.\r
 \r
-  The I/O operations are carried out exactly as requested.  The caller is \r
-  responsible for any alignment and I/O width issues that the bus, device, \r
+  The I/O operations are carried out exactly as requested.  The caller is\r
+  responsible for any alignment and I/O width issues that the bus, device,\r
   platform, or type of I/O might require.\r
 \r
   @param[in]  This     The EFI_SMM_CPU_IO2_PROTOCOL instance.\r
   @param[in]  Width    Signifies the width of the I/O operations.\r
-  @param[in]  Address  The base address of the I/O operations.  The caller is \r
-                       responsible for aligning the Address if required. \r
+  @param[in]  Address  The base address of the I/O operations.  The caller is\r
+                       responsible for aligning the Address if required.\r
   @param[in]  Count    The number of I/O operations to perform.\r
-  @param[out] Buffer   For read operations, the destination buffer to store \r
-                       the results.  For write operations, the source buffer \r
+  @param[out] Buffer   For read operations, the destination buffer to store\r
+                       the results.  For write operations, the source buffer\r
                        from which to write data.\r
 \r
   @retval EFI_SUCCESS            The data was read from or written to the device.\r
   @retval EFI_UNSUPPORTED        The Address is not valid for this system.\r
   @retval EFI_INVALID_PARAMETER  Width or Count, or both, were invalid.\r
-  @retval EFI_OUT_OF_RESOURCES   The request could not be completed due to a \r
+  @retval EFI_OUT_OF_RESOURCES   The request could not be completed due to a\r
                                  lack of resources\r
 \r
 **/\r
@@ -315,23 +315,23 @@ CpuIoServiceRead (
 /**\r
   Write I/O registers.\r
 \r
-  The I/O operations are carried out exactly as requested.  The caller is \r
-  responsible for any alignment and I/O width issues that the bus, device, \r
+  The I/O operations are carried out exactly as requested.  The caller is\r
+  responsible for any alignment and I/O width issues that the bus, device,\r
   platform, or type of I/O might require.\r
 \r
   @param[in]  This     The EFI_SMM_CPU_IO2_PROTOCOL instance.\r
   @param[in]  Width    Signifies the width of the I/O operations.\r
-  @param[in]  Address  The base address of the I/O operations.  The caller is \r
-                       responsible for aligning the Address if required. \r
+  @param[in]  Address  The base address of the I/O operations.  The caller is\r
+                       responsible for aligning the Address if required.\r
   @param[in]  Count    The number of I/O operations to perform.\r
-  @param[in]  Buffer   For read operations, the destination buffer to store \r
-                       the results.  For write operations, the source buffer \r
+  @param[in]  Buffer   For read operations, the destination buffer to store\r
+                       the results.  For write operations, the source buffer\r
                        from which to write data.\r
 \r
   @retval EFI_SUCCESS            The data was read from or written to the device.\r
   @retval EFI_UNSUPPORTED        The Address is not valid for this system.\r
   @retval EFI_INVALID_PARAMETER  Width or Count, or both, were invalid.\r
-  @retval EFI_OUT_OF_RESOURCES   The request could not be completed due to a \r
+  @retval EFI_OUT_OF_RESOURCES   The request could not be completed due to a\r
                                  lack of resources\r
 \r
 **/\r
@@ -370,7 +370,7 @@ CpuIoServiceWrite (
       IoWrite32 ((UINTN)Address, *((UINT32 *)Uint8Buffer));\r
     }\r
   }\r
-  \r
+\r
   return EFI_SUCCESS;\r
 }\r
 \r
@@ -408,6 +408,6 @@ SmmCpuIo2Initialize (
                     &mSmmCpuIo2\r
                     );\r
   ASSERT_EFI_ERROR (Status);\r
-  \r
+\r
   return Status;\r
 }\r
index 5a092594d75fe50aadcbb122bee86781c2be67ab..535bf5c83bc632b59d74f917a7d691f8d550fcaf 100644 (file)
@@ -1,14 +1,14 @@
 /** @file\r
   Internal include file for the SMM CPU I/O Protocol.\r
 \r
-Copyright (c) 2009 - 2010, Intel Corporation. All rights reserved.<BR>\r
-This program and the accompanying materials                          \r
-are licensed and made available under the terms and conditions of the BSD License         \r
-which accompanies this distribution.  The full text of the license may be found at        \r
-http://opensource.org/licenses/bsd-license.php                                            \r
-                                                                                          \r
-THE PROGRAM IS DISTRIBUTED UNDER THE BSD LICENSE ON AN "AS IS" BASIS,                     \r
-WITHOUT WARRANTIES OR REPRESENTATIONS OF ANY KIND, EITHER EXPRESS OR IMPLIED.             \r
+Copyright (c) 2009 - 2018, Intel Corporation. All rights reserved.<BR>\r
+This program and the accompanying materials\r
+are licensed and made available under the terms and conditions of the BSD License\r
+which accompanies this distribution.  The full text of the license may be found at\r
+http://opensource.org/licenses/bsd-license.php\r
+\r
+THE PROGRAM IS DISTRIBUTED UNDER THE BSD LICENSE ON AN "AS IS" BASIS,\r
+WITHOUT WARRANTIES OR REPRESENTATIONS OF ANY KIND, EITHER EXPRESS OR IMPLIED.\r
 \r
 **/\r
 \r
@@ -30,23 +30,23 @@ WITHOUT WARRANTIES OR REPRESENTATIONS OF ANY KIND, EITHER EXPRESS OR IMPLIED.
 /**\r
   Reads memory-mapped registers.\r
 \r
-  The I/O operations are carried out exactly as requested.  The caller is \r
-  responsible for any alignment and I/O width issues that the bus, device, \r
+  The I/O operations are carried out exactly as requested.  The caller is\r
+  responsible for any alignment and I/O width issues that the bus, device,\r
   platform, or type of I/O might require.\r
 \r
   @param[in]  This     The EFI_SMM_CPU_IO2_PROTOCOL instance.\r
   @param[in]  Width    Signifies the width of the I/O operations.\r
-  @param[in]  Address  The base address of the I/O operations.  The caller is \r
-                       responsible for aligning the Address if required. \r
+  @param[in]  Address  The base address of the I/O operations.  The caller is\r
+                       responsible for aligning the Address if required.\r
   @param[in]  Count    The number of I/O operations to perform.\r
-  @param[out] Buffer   For read operations, the destination buffer to store \r
-                       the results.  For write operations, the source buffer \r
+  @param[out] Buffer   For read operations, the destination buffer to store\r
+                       the results.  For write operations, the source buffer\r
                        from which to write data.\r
 \r
   @retval EFI_SUCCESS            The data was read from or written to the device.\r
   @retval EFI_UNSUPPORTED        The Address is not valid for this system.\r
   @retval EFI_INVALID_PARAMETER  Width or Count, or both, were invalid.\r
-  @retval EFI_OUT_OF_RESOURCES   The request could not be completed due to a \r
+  @retval EFI_OUT_OF_RESOURCES   The request could not be completed due to a\r
                                  lack of resources\r
 \r
 **/\r
@@ -63,23 +63,23 @@ CpuMemoryServiceRead (
 /**\r
   Writes memory-mapped registers.\r
 \r
-  The I/O operations are carried out exactly as requested.  The caller is \r
-  responsible for any alignment and I/O width issues that the bus, device, \r
+  The I/O operations are carried out exactly as requested.  The caller is\r
+  responsible for any alignment and I/O width issues that the bus, device,\r
   platform, or type of I/O might require.\r
 \r
   @param[in]  This     The EFI_SMM_CPU_IO2_PROTOCOL instance.\r
   @param[in]  Width    Signifies the width of the I/O operations.\r
-  @param[in]  Address  The base address of the I/O operations.  The caller is \r
-                       responsible for aligning the Address if required. \r
+  @param[in]  Address  The base address of the I/O operations.  The caller is\r
+                       responsible for aligning the Address if required.\r
   @param[in]  Count    The number of I/O operations to perform.\r
-  @param[in]  Buffer   For read operations, the destination buffer to store \r
-                       the results.  For write operations, the source buffer \r
+  @param[in]  Buffer   For read operations, the destination buffer to store\r
+                       the results.  For write operations, the source buffer\r
                        from which to write data.\r
 \r
   @retval EFI_SUCCESS            The data was read from or written to the device.\r
   @retval EFI_UNSUPPORTED        The Address is not valid for this system.\r
   @retval EFI_INVALID_PARAMETER  Width or Count, or both, were invalid.\r
-  @retval EFI_OUT_OF_RESOURCES   The request could not be completed due to a \r
+  @retval EFI_OUT_OF_RESOURCES   The request could not be completed due to a\r
                                  lack of resources\r
 \r
 **/\r
@@ -96,23 +96,23 @@ CpuMemoryServiceWrite (
 /**\r
   Reads I/O registers.\r
 \r
-  The I/O operations are carried out exactly as requested.  The caller is \r
-  responsible for any alignment and I/O width issues that the bus, device, \r
+  The I/O operations are carried out exactly as requested.  The caller is\r
+  responsible for any alignment and I/O width issues that the bus, device,\r
   platform, or type of I/O might require.\r
 \r
   @param[in]  This     The EFI_SMM_CPU_IO2_PROTOCOL instance.\r
   @param[in]  Width    Signifies the width of the I/O operations.\r
-  @param[in]  Address  The base address of the I/O operations.  The caller is \r
-                       responsible for aligning the Address if required. \r
+  @param[in]  Address  The base address of the I/O operations.  The caller is\r
+                       responsible for aligning the Address if required.\r
   @param[in]  Count    The number of I/O operations to perform.\r
-  @param[out] Buffer   For read operations, the destination buffer to store \r
-                       the results.  For write operations, the source buffer \r
+  @param[out] Buffer   For read operations, the destination buffer to store\r
+                       the results.  For write operations, the source buffer\r
                        from which to write data.\r
 \r
   @retval EFI_SUCCESS            The data was read from or written to the device.\r
   @retval EFI_UNSUPPORTED        The Address is not valid for this system.\r
   @retval EFI_INVALID_PARAMETER  Width or Count, or both, were invalid.\r
-  @retval EFI_OUT_OF_RESOURCES   The request could not be completed due to a \r
+  @retval EFI_OUT_OF_RESOURCES   The request could not be completed due to a\r
                                  lack of resources\r
 \r
 **/\r
@@ -129,23 +129,23 @@ CpuIoServiceRead (
 /**\r
   Write I/O registers.\r
 \r
-  The I/O operations are carried out exactly as requested.  The caller is \r
-  responsible for any alignment and I/O width issues that the bus, device, \r
+  The I/O operations are carried out exactly as requested.  The caller is\r
+  responsible for any alignment and I/O width issues that the bus, device,\r
   platform, or type of I/O might require.\r
 \r
   @param[in]  This     The EFI_SMM_CPU_IO2_PROTOCOL instance.\r
   @param[in]  Width    Signifies the width of the I/O operations.\r
-  @param[in]  Address  The base address of the I/O operations.  The caller is \r
-                       responsible for aligning the Address if required. \r
+  @param[in]  Address  The base address of the I/O operations.  The caller is\r
+                       responsible for aligning the Address if required.\r
   @param[in]  Count    The number of I/O operations to perform.\r
-  @param[in]  Buffer   For read operations, the destination buffer to store \r
-                       the results.  For write operations, the source buffer \r
+  @param[in]  Buffer   For read operations, the destination buffer to store\r
+                       the results.  For write operations, the source buffer\r
                        from which to write data.\r
 \r
   @retval EFI_SUCCESS            The data was read from or written to the device.\r
   @retval EFI_UNSUPPORTED        The Address is not valid for this system.\r
   @retval EFI_INVALID_PARAMETER  Width or Count, or both, were invalid.\r
-  @retval EFI_OUT_OF_RESOURCES   The request could not be completed due to a \r
+  @retval EFI_OUT_OF_RESOURCES   The request could not be completed due to a\r
                                  lack of resources\r
 \r
 **/\r
index d7c98f67c04aadfaaf6bf037f757eb879863422e..4e230fc490bb8be1f5fec750700f40fe9653d893 100644 (file)
@@ -1,7 +1,7 @@
 ## @file\r
-#  Produces the SMM CPU I/O 2 Protocol by using the services of the I/O Library.  \r
+#  Produces the SMM CPU I/O 2 Protocol by using the services of the I/O Library.\r
 #\r
-#  Copyright (c) 2009 - 2014, Intel Corporation. All rights reserved.<BR>\r
+#  Copyright (c) 2009 - 2018, Intel Corporation. All rights reserved.<BR>\r
 #  This program and the accompanying materials\r
 #  are licensed and made available under the terms and conditions of the BSD License\r
 #  which accompanies this distribution. The full text of the license may be found at\r
 #\r
 # The following information is for reference only and not required by the build tools.\r
 #\r
-#  VALID_ARCHITECTURES           = IA32 X64 \r
+#  VALID_ARCHITECTURES           = IA32 X64\r
 #\r
 \r
 [Sources]\r
   CpuIo2Smm.c\r
   CpuIo2Smm.h\r
-  \r
+\r
 [Packages]\r
   MdePkg/MdePkg.dec\r
 \r
@@ -41,7 +41,7 @@
   IoLib\r
   SmmServicesTableLib\r
   BaseMemoryLib\r
-  \r
+\r
 [Protocols]\r
   gEfiSmmCpuIo2ProtocolGuid                   ## PRODUCES\r
 \r
index b1b82b03b701ef200d6c8c39b8cc9c5f46f45b5a..037c90d57e3cebf7a9d8a2d6dd860b8758a0c655 100644 (file)
@@ -1,7 +1,7 @@
 // /** @file\r
 // CpuIo2Smm Localized Strings and Content\r
 //\r
-// Copyright (c) 2013 - 2014, Intel Corporation. All rights reserved.<BR>\r
+// Copyright (c) 2013 - 2018, Intel Corporation. All rights reserved.<BR>\r
 //\r
 // This program and the accompanying materials\r
 // are licensed and made available under the terms and conditions of the BSD License\r
@@ -12,7 +12,7 @@
 //\r
 // **/\r
 \r
-#string STR_PROPERTIES_MODULE_NAME \r
+#string STR_PROPERTIES_MODULE_NAME\r
 #language en-US\r
 "CPU I/O v2 SMM Driver"\r
 \r
index b6d538b166776f2941b88d70c6c789353d7c5a93..30d2ae968219b02caa3489c56dc9dd17233b5e95 100644 (file)
@@ -1,16 +1,16 @@
 /** @file\r
   Produces the CPU I/O PPI.\r
 \r
-Copyright (c) 2009 - 2012, Intel Corporation. All rights reserved.<BR>\r
+Copyright (c) 2009 - 2018, Intel Corporation. All rights reserved.<BR>\r
 Copyright (c) 2017, AMD Incorporated. All rights reserved.<BR>\r
 \r
-This program and the accompanying materials                          \r
-are licensed and made available under the terms and conditions of the BSD License         \r
-which accompanies this distribution.  The full text of the license may be found at        \r
-http://opensource.org/licenses/bsd-license.php                                            \r
-                                                                                          \r
-THE PROGRAM IS DISTRIBUTED UNDER THE BSD LICENSE ON AN "AS IS" BASIS,                     \r
-WITHOUT WARRANTIES OR REPRESENTATIONS OF ANY KIND, EITHER EXPRESS OR IMPLIED.             \r
+This program and the accompanying materials\r
+are licensed and made available under the terms and conditions of the BSD License\r
+which accompanies this distribution.  The full text of the license may be found at\r
+http://opensource.org/licenses/bsd-license.php\r
+\r
+THE PROGRAM IS DISTRIBUTED UNDER THE BSD LICENSE ON AN "AS IS" BASIS,\r
+WITHOUT WARRANTIES OR REPRESENTATIONS OF ANY KIND, EITHER EXPRESS OR IMPLIED.\r
 \r
 **/\r
 \r
@@ -54,7 +54,7 @@ EFI_PEI_PPI_DESCRIPTOR gPpiList = {
   &gEfiPeiCpuIoPpiInstalledGuid,\r
   NULL\r
 };\r
-  \r
+\r
 //\r
 // Lookup table for increment values based on transfer widths\r
 //\r
@@ -103,9 +103,9 @@ UINT8 mOutStride[] = {
   @retval EFI_SUCCESS            The parameters for this request pass the checks.\r
   @retval EFI_INVALID_PARAMETER  Width is invalid for this EFI system.\r
   @retval EFI_INVALID_PARAMETER  Buffer is NULL.\r
-  @retval EFI_UNSUPPORTED        The address range specified by Address, Width, \r
+  @retval EFI_UNSUPPORTED        The address range specified by Address, Width,\r
                                  and Count is not valid for this EFI system.\r
-                                 \r
+\r
 **/\r
 EFI_STATUS\r
 CpuIoCheckParameter (\r
@@ -148,20 +148,20 @@ CpuIoCheckParameter (
   if (!MmioOperation && (Width == EfiPeiCpuIoWidthUint64)) {\r
     return EFI_INVALID_PARAMETER;\r
   }\r
-  \r
+\r
   //\r
-  // Check to see if any address associated with this transfer exceeds the maximum \r
+  // Check to see if any address associated with this transfer exceeds the maximum\r
   // allowed address.  The maximum address implied by the parameters passed in is\r
   // Address + Size * Count.  If the following condition is met, then the transfer\r
   // is not supported.\r
   //\r
   //    Address + Size * Count > (MmioOperation ? MAX_ADDRESS : MAX_IO_PORT_ADDRESS) + 1\r
   //\r
-  // Since MAX_ADDRESS can be the maximum integer value supported by the CPU and Count \r
+  // Since MAX_ADDRESS can be the maximum integer value supported by the CPU and Count\r
   // can also be the maximum integer value supported by the CPU, this range\r
   // check must be adjusted to avoid all overflow conditions.\r
-  //   \r
-  // The following form of the range check is equivalent but assumes that \r
+  //\r
+  // The following form of the range check is equivalent but assumes that\r
   // MAX_ADDRESS and MAX_IO_PORT_ADDRESS are of the form (2^n - 1).\r
   //\r
   Limit = (MmioOperation ? MAX_ADDRESS : MAX_IO_PORT_ADDRESS);\r
@@ -169,7 +169,7 @@ CpuIoCheckParameter (
     if (Address > Limit) {\r
       return EFI_UNSUPPORTED;\r
     }\r
-  } else {  \r
+  } else {\r
     MaxCount = RShiftU64 (Limit, Width);\r
     if (MaxCount < (Count - 1)) {\r
       return EFI_UNSUPPORTED;\r
@@ -178,7 +178,7 @@ CpuIoCheckParameter (
       return EFI_UNSUPPORTED;\r
     }\r
   }\r
-  \r
+\r
   return EFI_SUCCESS;\r
 }\r
 \r
@@ -196,7 +196,7 @@ CpuIoCheckParameter (
   @retval EFI_SUCCESS            The function completed successfully.\r
   @retval EFI_INVALID_PARAMETER  Width is invalid for this EFI system.\r
   @retval EFI_INVALID_PARAMETER  Buffer is NULL.\r
-  @retval EFI_UNSUPPORTED        The address range specified by Address, Width, \r
+  @retval EFI_UNSUPPORTED        The address range specified by Address, Width,\r
                                  and Count is not valid for this EFI system.\r
 \r
 **/\r
@@ -270,7 +270,7 @@ CpuMemoryServiceRead (
   @retval EFI_SUCCESS            The function completed successfully.\r
   @retval EFI_INVALID_PARAMETER  Width is invalid for this EFI system.\r
   @retval EFI_INVALID_PARAMETER  Buffer is NULL.\r
-  @retval EFI_UNSUPPORTED        The address range specified by Address, Width, \r
+  @retval EFI_UNSUPPORTED        The address range specified by Address, Width,\r
                                  and Count is not valid for this EFI system.\r
 \r
 **/\r
@@ -344,7 +344,7 @@ CpuMemoryServiceWrite (
   @retval EFI_SUCCESS            The function completed successfully.\r
   @retval EFI_INVALID_PARAMETER  Width is invalid for this EFI system.\r
   @retval EFI_INVALID_PARAMETER  Buffer is NULL.\r
-  @retval EFI_UNSUPPORTED        The address range specified by Address, Width, \r
+  @retval EFI_UNSUPPORTED        The address range specified by Address, Width,\r
                                  and Count is not valid for this EFI system.\r
 \r
 **/\r
@@ -438,7 +438,7 @@ CpuIoServiceRead (
   @retval EFI_SUCCESS            The function completed successfully.\r
   @retval EFI_INVALID_PARAMETER  Width is invalid for this EFI system.\r
   @retval EFI_INVALID_PARAMETER  Buffer is NULL.\r
-  @retval EFI_UNSUPPORTED        The address range specified by Address, Width, \r
+  @retval EFI_UNSUPPORTED        The address range specified by Address, Width,\r
                                  and Count is not valid for this EFI system.\r
 \r
 **/\r
@@ -517,14 +517,14 @@ CpuIoServiceWrite (
       }\r
     }\r
   }\r
-  \r
+\r
   return EFI_SUCCESS;\r
 }\r
 \r
 /**\r
   8-bit I/O read operations.\r
 \r
-  @param[in] PeiServices  An indirect pointer to the PEI Services Table published \r
+  @param[in] PeiServices  An indirect pointer to the PEI Services Table published\r
                           by the PEI Foundation.\r
   @param[in] This         Pointer to local data for the interface.\r
   @param[in] Address      The physical address of the access.\r
@@ -545,7 +545,7 @@ CpuIoRead8 (
 /**\r
   16-bit I/O read operations.\r
 \r
-  @param[in] PeiServices  An indirect pointer to the PEI Services Table published \r
+  @param[in] PeiServices  An indirect pointer to the PEI Services Table published\r
                           by the PEI Foundation.\r
   @param[in] This         Pointer to local data for the interface.\r
   @param[in] Address      The physical address of the access.\r
@@ -567,7 +567,7 @@ CpuIoRead16 (
 /**\r
   32-bit I/O read operations.\r
 \r
-  @param[in] PeiServices  An indirect pointer to the PEI Services Table published \r
+  @param[in] PeiServices  An indirect pointer to the PEI Services Table published\r
                           by the PEI Foundation.\r
   @param[in] This         Pointer to local data for the interface.\r
   @param[in] Address      The physical address of the access.\r
@@ -589,7 +589,7 @@ CpuIoRead32 (
 /**\r
   64-bit I/O read operations.\r
 \r
-  @param[in] PeiServices  An indirect pointer to the PEI Services Table published \r
+  @param[in] PeiServices  An indirect pointer to the PEI Services Table published\r
                           by the PEI Foundation.\r
   @param[in] This         Pointer to local data for the interface.\r
   @param[in] Address      The physical address of the access.\r
@@ -611,7 +611,7 @@ CpuIoRead64 (
 /**\r
   8-bit I/O write operations.\r
 \r
-  @param[in] PeiServices  An indirect pointer to the PEI Services Table published \r
+  @param[in] PeiServices  An indirect pointer to the PEI Services Table published\r
                           by the PEI Foundation.\r
   @param[in] This         Pointer to local data for the interface.\r
   @param[in] Address      The physical address of the access.\r
@@ -633,7 +633,7 @@ CpuIoWrite8 (
 /**\r
   16-bit I/O write operations.\r
 \r
-  @param[in] PeiServices  An indirect pointer to the PEI Services Table published \r
+  @param[in] PeiServices  An indirect pointer to the PEI Services Table published\r
                           by the PEI Foundation.\r
   @param[in] This         Pointer to local data for the interface.\r
   @param[in] Address      The physical address of the access.\r
@@ -655,7 +655,7 @@ CpuIoWrite16 (
 /**\r
   32-bit I/O write operations.\r
 \r
-  @param[in] PeiServices  An indirect pointer to the PEI Services Table published \r
+  @param[in] PeiServices  An indirect pointer to the PEI Services Table published\r
                           by the PEI Foundation.\r
   @param[in] This         Pointer to local data for the interface.\r
   @param[in] Address      The physical address of the access.\r
@@ -677,7 +677,7 @@ CpuIoWrite32 (
 /**\r
   64-bit I/O write operations.\r
 \r
-  @param[in] PeiServices  An indirect pointer to the PEI Services Table published \r
+  @param[in] PeiServices  An indirect pointer to the PEI Services Table published\r
                           by the PEI Foundation.\r
   @param[in] This         Pointer to local data for the interface.\r
   @param[in] Address      The physical address of the access.\r
@@ -699,7 +699,7 @@ CpuIoWrite64 (
 /**\r
   8-bit memory read operations.\r
 \r
-  @param[in] PeiServices  An indirect pointer to the PEI Services Table published \r
+  @param[in] PeiServices  An indirect pointer to the PEI Services Table published\r
                           by the PEI Foundation.\r
   @param[in] This         Pointer to local data for the interface.\r
   @param[in] Address      The physical address of the access.\r
@@ -721,7 +721,7 @@ CpuMemRead8 (
 /**\r
   16-bit memory read operations.\r
 \r
-  @param[in] PeiServices  An indirect pointer to the PEI Services Table published \r
+  @param[in] PeiServices  An indirect pointer to the PEI Services Table published\r
                           by the PEI Foundation.\r
   @param[in] This         Pointer to local data for the interface.\r
   @param[in] Address      The physical address of the access.\r
@@ -743,7 +743,7 @@ CpuMemRead16 (
 /**\r
   32-bit memory read operations.\r
 \r
-  @param[in] PeiServices  An indirect pointer to the PEI Services Table published \r
+  @param[in] PeiServices  An indirect pointer to the PEI Services Table published\r
                           by the PEI Foundation.\r
   @param[in] This         Pointer to local data for the interface.\r
   @param[in] Address      The physical address of the access.\r
@@ -765,7 +765,7 @@ CpuMemRead32 (
 /**\r
   64-bit memory read operations.\r
 \r
-  @param[in] PeiServices  An indirect pointer to the PEI Services Table published \r
+  @param[in] PeiServices  An indirect pointer to the PEI Services Table published\r
                           by the PEI Foundation.\r
   @param[in] This         Pointer to local data for the interface.\r
   @param[in] Address      The physical address of the access.\r
@@ -787,7 +787,7 @@ CpuMemRead64 (
 /**\r
   8-bit memory write operations.\r
 \r
-  @param[in] PeiServices  An indirect pointer to the PEI Services Table published \r
+  @param[in] PeiServices  An indirect pointer to the PEI Services Table published\r
                           by the PEI Foundation.\r
   @param[in] This         Pointer to local data for the interface.\r
   @param[in] Address      The physical address of the access.\r
@@ -809,7 +809,7 @@ CpuMemWrite8 (
 /**\r
   16-bit memory write operations.\r
 \r
-  @param[in] PeiServices  An indirect pointer to the PEI Services Table published \r
+  @param[in] PeiServices  An indirect pointer to the PEI Services Table published\r
                           by the PEI Foundation.\r
   @param[in] This         Pointer to local data for the interface.\r
   @param[in] Address      The physical address of the access.\r
@@ -831,7 +831,7 @@ CpuMemWrite16 (
 /**\r
   32-bit memory write operations.\r
 \r
-  @param[in] PeiServices  An indirect pointer to the PEI Services Table published \r
+  @param[in] PeiServices  An indirect pointer to the PEI Services Table published\r
                           by the PEI Foundation.\r
   @param[in] This         Pointer to local data for the interface.\r
   @param[in] Address      The physical address of the access.\r
@@ -853,7 +853,7 @@ CpuMemWrite32 (
 /**\r
   64-bit memory write operations.\r
 \r
-  @param[in] PeiServices  An indirect pointer to the PEI Services Table published \r
+  @param[in] PeiServices  An indirect pointer to the PEI Services Table published\r
                           by the PEI Foundation.\r
   @param[in] This         Pointer to local data for the interface.\r
   @param[in] Address      The physical address of the access.\r
@@ -878,7 +878,7 @@ CpuMemWrite64 (
   This function is the Entry point of the CPU I/O PEIM which installs CpuIoPpi.\r
 \r
   @param[in]  FileHandle   Pointer to image file handle.\r
-  @param[in]  PeiServices  Pointer to PEI Services Table   \r
+  @param[in]  PeiServices  Pointer to PEI Services Table\r
 \r
   @retval EFI_SUCCESS  CPU I/O PPI successfully installed\r
 \r
@@ -896,12 +896,12 @@ CpuIoInitialize (
   // Register so it will be automatically shadowed to memory\r
   //\r
   Status = PeiServicesRegisterForShadow (FileHandle);\r
-  \r
+\r
   //\r
   // Make CpuIo pointer in PeiService table point to gCpuIoPpi\r
   //\r
   (*((EFI_PEI_SERVICES **)PeiServices))->CpuIo = &gCpuIoPpi;\r
-  \r
+\r
   if (Status == EFI_ALREADY_STARTED) {\r
     //\r
     // Shadow completed and running from memory\r
@@ -911,6 +911,6 @@ CpuIoInitialize (
     Status = PeiServicesInstallPpi (&gPpiList);\r
     ASSERT_EFI_ERROR (Status);\r
   }\r
-  \r
+\r
   return EFI_SUCCESS;\r
 }\r
index 052f0e3d0edb2aae707fe35eaa94ffdf15c0c0c3..cb7525ce2dcedacdd907b7ab20e404a49b1acda5 100644 (file)
@@ -1,14 +1,14 @@
 /** @file\r
   Internal include file for the CPU I/O PPI.\r
 \r
-Copyright (c) 2009 - 2010, Intel Corporation. All rights reserved.<BR>\r
-This program and the accompanying materials                          \r
-are licensed and made available under the terms and conditions of the BSD License         \r
-which accompanies this distribution.  The full text of the license may be found at        \r
-http://opensource.org/licenses/bsd-license.php                                            \r
-                                                                                          \r
-THE PROGRAM IS DISTRIBUTED UNDER THE BSD LICENSE ON AN "AS IS" BASIS,                     \r
-WITHOUT WARRANTIES OR REPRESENTATIONS OF ANY KIND, EITHER EXPRESS OR IMPLIED.             \r
+Copyright (c) 2009 - 2018, Intel Corporation. All rights reserved.<BR>\r
+This program and the accompanying materials\r
+are licensed and made available under the terms and conditions of the BSD License\r
+which accompanies this distribution.  The full text of the license may be found at\r
+http://opensource.org/licenses/bsd-license.php\r
+\r
+THE PROGRAM IS DISTRIBUTED UNDER THE BSD LICENSE ON AN "AS IS" BASIS,\r
+WITHOUT WARRANTIES OR REPRESENTATIONS OF ANY KIND, EITHER EXPRESS OR IMPLIED.\r
 \r
 **/\r
 \r
@@ -40,7 +40,7 @@ WITHOUT WARRANTIES OR REPRESENTATIONS OF ANY KIND, EITHER EXPRESS OR IMPLIED.
   @retval EFI_SUCCESS            The function completed successfully.\r
   @retval EFI_INVALID_PARAMETER  Width is invalid for this EFI system.\r
   @retval EFI_INVALID_PARAMETER  Buffer is NULL.\r
-  @retval EFI_UNSUPPORTED        The address range specified by Address, Width, \r
+  @retval EFI_UNSUPPORTED        The address range specified by Address, Width,\r
                                  and Count is not valid for this EFI system.\r
 \r
 **/\r
@@ -69,7 +69,7 @@ CpuMemoryServiceRead (
   @retval EFI_SUCCESS            The function completed successfully.\r
   @retval EFI_INVALID_PARAMETER  Width is invalid for this EFI system.\r
   @retval EFI_INVALID_PARAMETER  Buffer is NULL.\r
-  @retval EFI_UNSUPPORTED        The address range specified by Address, Width, \r
+  @retval EFI_UNSUPPORTED        The address range specified by Address, Width,\r
                                  and Count is not valid for this EFI system.\r
 \r
 **/\r
@@ -98,7 +98,7 @@ CpuMemoryServiceWrite (
   @retval EFI_SUCCESS            The function completed successfully.\r
   @retval EFI_INVALID_PARAMETER  Width is invalid for this EFI system.\r
   @retval EFI_INVALID_PARAMETER  Buffer is NULL.\r
-  @retval EFI_UNSUPPORTED        The address range specified by Address, Width, \r
+  @retval EFI_UNSUPPORTED        The address range specified by Address, Width,\r
                                  and Count is not valid for this EFI system.\r
 \r
 **/\r
@@ -127,7 +127,7 @@ CpuIoServiceRead (
   @retval EFI_SUCCESS            The function completed successfully.\r
   @retval EFI_INVALID_PARAMETER  Width is invalid for this EFI system.\r
   @retval EFI_INVALID_PARAMETER  Buffer is NULL.\r
-  @retval EFI_UNSUPPORTED        The address range specified by Address, Width, \r
+  @retval EFI_UNSUPPORTED        The address range specified by Address, Width,\r
                                  and Count is not valid for this EFI system.\r
 \r
 **/\r
@@ -145,7 +145,7 @@ CpuIoServiceWrite (
 /**\r
   8-bit I/O read operations.\r
 \r
-  @param[in] PeiServices  An indirect pointer to the PEI Services Table published \r
+  @param[in] PeiServices  An indirect pointer to the PEI Services Table published\r
                           by the PEI Foundation.\r
   @param[in] This         Pointer to local data for the interface.\r
   @param[in] Address      The physical address of the access.\r
@@ -163,7 +163,7 @@ CpuIoRead8 (
 /**\r
   16-bit I/O read operations.\r
 \r
-  @param[in] PeiServices  An indirect pointer to the PEI Services Table published \r
+  @param[in] PeiServices  An indirect pointer to the PEI Services Table published\r
                           by the PEI Foundation.\r
   @param[in] This         Pointer to local data for the interface.\r
   @param[in] Address      The physical address of the access.\r
@@ -182,7 +182,7 @@ CpuIoRead16 (
 /**\r
   32-bit I/O read operations.\r
 \r
-  @param[in] PeiServices  An indirect pointer to the PEI Services Table published \r
+  @param[in] PeiServices  An indirect pointer to the PEI Services Table published\r
                           by the PEI Foundation.\r
   @param[in] This         Pointer to local data for the interface.\r
   @param[in] Address      The physical address of the access.\r
@@ -201,7 +201,7 @@ CpuIoRead32 (
 /**\r
   64-bit I/O read operations.\r
 \r
-  @param[in] PeiServices  An indirect pointer to the PEI Services Table published \r
+  @param[in] PeiServices  An indirect pointer to the PEI Services Table published\r
                           by the PEI Foundation.\r
   @param[in] This         Pointer to local data for the interface.\r
   @param[in] Address      The physical address of the access.\r
@@ -220,7 +220,7 @@ CpuIoRead64 (
 /**\r
   8-bit I/O write operations.\r
 \r
-  @param[in] PeiServices  An indirect pointer to the PEI Services Table published \r
+  @param[in] PeiServices  An indirect pointer to the PEI Services Table published\r
                           by the PEI Foundation.\r
   @param[in] This         Pointer to local data for the interface.\r
   @param[in] Address      The physical address of the access.\r
@@ -239,7 +239,7 @@ CpuIoWrite8 (
 /**\r
   16-bit I/O write operations.\r
 \r
-  @param[in] PeiServices  An indirect pointer to the PEI Services Table published \r
+  @param[in] PeiServices  An indirect pointer to the PEI Services Table published\r
                           by the PEI Foundation.\r
   @param[in] This         Pointer to local data for the interface.\r
   @param[in] Address      The physical address of the access.\r
@@ -258,7 +258,7 @@ CpuIoWrite16 (
 /**\r
   32-bit I/O write operations.\r
 \r
-  @param[in] PeiServices  An indirect pointer to the PEI Services Table published \r
+  @param[in] PeiServices  An indirect pointer to the PEI Services Table published\r
                           by the PEI Foundation.\r
   @param[in] This         Pointer to local data for the interface.\r
   @param[in] Address      The physical address of the access.\r
@@ -277,7 +277,7 @@ CpuIoWrite32 (
 /**\r
   64-bit I/O write operations.\r
 \r
-  @param[in] PeiServices  An indirect pointer to the PEI Services Table published \r
+  @param[in] PeiServices  An indirect pointer to the PEI Services Table published\r
                           by the PEI Foundation.\r
   @param[in] This         Pointer to local data for the interface.\r
   @param[in] Address      The physical address of the access.\r
@@ -296,7 +296,7 @@ CpuIoWrite64 (
 /**\r
   8-bit memory read operations.\r
 \r
-  @param[in] PeiServices  An indirect pointer to the PEI Services Table published \r
+  @param[in] PeiServices  An indirect pointer to the PEI Services Table published\r
                           by the PEI Foundation.\r
   @param[in] This         Pointer to local data for the interface.\r
   @param[in] Address      The physical address of the access.\r
@@ -315,7 +315,7 @@ CpuMemRead8 (
 /**\r
   16-bit memory read operations.\r
 \r
-  @param[in] PeiServices  An indirect pointer to the PEI Services Table published \r
+  @param[in] PeiServices  An indirect pointer to the PEI Services Table published\r
                           by the PEI Foundation.\r
   @param[in] This         Pointer to local data for the interface.\r
   @param[in] Address      The physical address of the access.\r
@@ -334,7 +334,7 @@ CpuMemRead16 (
 /**\r
   32-bit memory read operations.\r
 \r
-  @param[in] PeiServices  An indirect pointer to the PEI Services Table published \r
+  @param[in] PeiServices  An indirect pointer to the PEI Services Table published\r
                           by the PEI Foundation.\r
   @param[in] This         Pointer to local data for the interface.\r
   @param[in] Address      The physical address of the access.\r
@@ -353,7 +353,7 @@ CpuMemRead32 (
 /**\r
   64-bit memory read operations.\r
 \r
-  @param[in] PeiServices  An indirect pointer to the PEI Services Table published \r
+  @param[in] PeiServices  An indirect pointer to the PEI Services Table published\r
                           by the PEI Foundation.\r
   @param[in] This         Pointer to local data for the interface.\r
   @param[in] Address      The physical address of the access.\r
@@ -372,7 +372,7 @@ CpuMemRead64 (
 /**\r
   8-bit memory write operations.\r
 \r
-  @param[in] PeiServices  An indirect pointer to the PEI Services Table published \r
+  @param[in] PeiServices  An indirect pointer to the PEI Services Table published\r
                           by the PEI Foundation.\r
   @param[in] This         Pointer to local data for the interface.\r
   @param[in] Address      The physical address of the access.\r
@@ -391,7 +391,7 @@ CpuMemWrite8 (
 /**\r
   16-bit memory write operations.\r
 \r
-  @param[in] PeiServices  An indirect pointer to the PEI Services Table published \r
+  @param[in] PeiServices  An indirect pointer to the PEI Services Table published\r
                           by the PEI Foundation.\r
   @param[in] This         Pointer to local data for the interface.\r
   @param[in] Address      The physical address of the access.\r
@@ -410,7 +410,7 @@ CpuMemWrite16 (
 /**\r
   32-bit memory write operations.\r
 \r
-  @param[in] PeiServices  An indirect pointer to the PEI Services Table published \r
+  @param[in] PeiServices  An indirect pointer to the PEI Services Table published\r
                           by the PEI Foundation.\r
   @param[in] This         Pointer to local data for the interface.\r
   @param[in] Address      The physical address of the access.\r
@@ -429,7 +429,7 @@ CpuMemWrite32 (
 /**\r
   64-bit memory write operations.\r
 \r
-  @param[in] PeiServices  An indirect pointer to the PEI Services Table published \r
+  @param[in] PeiServices  An indirect pointer to the PEI Services Table published\r
                           by the PEI Foundation.\r
   @param[in] This         Pointer to local data for the interface.\r
   @param[in] Address      The physical address of the access.\r
@@ -444,5 +444,5 @@ CpuMemWrite64 (
   IN  UINT64                      Address,\r
   IN  UINT64                      Data\r
   );\r
-  \r
+\r
 #endif\r
index b72ad6bfaf3931b3b9f964474d128160e13b7c73..c14d1ecfc6380d734caf477538cdc7293d509eb9 100644 (file)
@@ -1,7 +1,7 @@
 ## @file\r
 #  Produces the CPU I/O PPI by using the services of the I/O Library.\r
 #\r
-# Copyright (c) 2009 - 2014, Intel Corporation. All rights reserved.<BR>\r
+# Copyright (c) 2009 - 2018, Intel Corporation. All rights reserved.<BR>\r
 # This program and the accompanying materials\r
 # are licensed and made available under the terms and conditions of the BSD License\r
 # which accompanies this distribution.  The full text of the license may be found at\r
@@ -18,7 +18,7 @@
   MODULE_UNI_FILE                = CpuIoPei.uni\r
   FILE_GUID                      = AE265864-CF5D-41a8-913D-71C155E76442\r
   MODULE_TYPE                    = PEIM\r
-  VERSION_STRING                 = 1.0  \r
+  VERSION_STRING                 = 1.0\r
   ENTRY_POINT                    = CpuIoInitialize\r
 \r
 #\r
@@ -30,7 +30,7 @@
 [Sources]\r
   CpuIoPei.c\r
   CpuIoPei.h\r
-  \r
+\r
 [Packages]\r
   MdePkg/MdePkg.dec\r
 \r
index 0d8a14ef12df58a316b67500b789a08f2fc37563..d928fa076e591cd88dea2634430a94089b509c52 100644 (file)
@@ -3,13 +3,13 @@
 //\r
 // Produces the CPU I/O PPI by using the services of the I/O Library.\r
 //\r
-// Copyright (c) 2009 - 2014, Intel Corporation. All rights reserved.<BR>\r
+// Copyright (c) 2009 - 2018, Intel Corporation. All rights reserved.<BR>\r
 //\r
 // This program and the accompanying materials\r
 // are licensed and made available under the terms and conditions of the BSD License\r
 // which accompanies this distribution.  The full text of the license may be found at\r
 // http://opensource.org/licenses/bsd-license.php\r
-// \r
+//\r
 // THE PROGRAM IS DISTRIBUTED UNDER THE BSD LICENSE ON AN "AS IS" BASIS,\r
 // WITHOUT WARRANTIES OR REPRESENTATIONS OF ANY KIND, EITHER EXPRESS OR IMPLIED.\r
 //\r
index cd1f53a0cc23253b811ffa78cd7e5cde88e4269e..7870a871dc721fd3ff758f243728e111e4e31bfe 100644 (file)
@@ -1,7 +1,7 @@
 // /** @file\r
 // CpuIoPei Localized Strings and Content\r
 //\r
-// Copyright (c) 2013 - 2014, Intel Corporation. All rights reserved.<BR>\r
+// Copyright (c) 2013 - 2018, Intel Corporation. All rights reserved.<BR>\r
 //\r
 // This program and the accompanying materials\r
 // are licensed and made available under the terms and conditions of the BSD License\r
@@ -13,8 +13,8 @@
 //\r
 // **/\r
 \r
-#string STR_PROPERTIES_MODULE_NAME \r
-#language en-US \r
+#string STR_PROPERTIES_MODULE_NAME\r
+#language en-US\r
 "CPU I/O PEI Module"\r
 \r
 \r
index bf18ca4556c01e64bbae24b71948cf4e803023e0..20728525e2d9f98ed0d126af4a94831b83fd8604 100644 (file)
@@ -1,7 +1,7 @@
 /** @file\r
   Update and publish processors' BIST information.\r
 \r
-  Copyright (c) 2015, Intel Corporation. All rights reserved.<BR>\r
+  Copyright (c) 2015 - 2018, Intel Corporation. All rights reserved.<BR>\r
   This program and the accompanying materials\r
   are licensed and made available under the terms and conditions of the BSD License\r
   which accompanies this distribution.  The full text of the license may be found at\r
@@ -179,7 +179,7 @@ CollectBistDataFromPpi (
   UINTN                                 BistInformationSize;\r
   EFI_SEC_PLATFORM_INFORMATION_RECORD2  *PlatformInformationRecord2;\r
   EFI_SEC_PLATFORM_INFORMATION_CPU      *CpuInstanceInHob;\r
-  \r
+\r
 \r
   MpInitLibGetNumberOfProcessors(&NumberOfProcessors, &NumberOfEnabledProcessors);\r
 \r
@@ -264,7 +264,7 @@ CollectBistDataFromPpi (
     CpuInstanceInHob[ProcessorNumber].CpuLocation = (UINT32) ProcessorInfo.ProcessorId;\r
     CpuInstanceInHob[ProcessorNumber].InfoRecord.IA32HealthFlags = BistData;\r
   }\r
\r
+\r
   //\r
   // Build SecPlatformInformation2 PPI GUIDed HOB that also could be consumed\r
   // by CPU MP driver to get CPU BIST data\r
index 3b72f444e9b22638be12712148322aa172de2376..7c94d5a6d7f712ad4d41635078a3ac7774846d84 100644 (file)
@@ -1,7 +1,7 @@
 /** @file\r
   CPU PEI Module installs CPU Multiple Processor PPI.\r
 \r
-  Copyright (c) 2015 - 2016, Intel Corporation. All rights reserved.<BR>\r
+  Copyright (c) 2015 - 2018, Intel Corporation. All rights reserved.<BR>\r
   This program and the accompanying materials\r
   are licensed and made available under the terms and conditions of the BSD License\r
   which accompanies this distribution.  The full text of the license may be found at\r
@@ -446,7 +446,7 @@ CpuMpPeimInit (
   }\r
   Status = InitializeCpuExceptionHandlers (VectorInfo);\r
   ASSERT_EFI_ERROR (Status);\r
-  \r
+\r
   //\r
   // Wakeup APs to do initialization\r
   //\r
index fc980bc1f239af179a7aff96456b1f6d23c72b2b..ad1c26df60b0cd5858cbc8dcd2bb7f9f002e684e 100644 (file)
@@ -4,7 +4,7 @@
   Local APIC library assumes local APIC is enabled. It does not\r
   handles cases where local APIC is disabled.\r
 \r
-  Copyright (c) 2010 - 2015, Intel Corporation. All rights reserved.<BR>\r
+  Copyright (c) 2010 - 2018, Intel Corporation. All rights reserved.<BR>\r
   This program and the accompanying materials\r
   are licensed and made available under the terms and conditions of the BSD License\r
   which accompanies this distribution.  The full text of the license may be found at\r
@@ -82,7 +82,7 @@ SetApicMode (
   Get the initial local APIC ID of the executing processor assigned by hardware upon power on or reset.\r
 \r
   In xAPIC mode, the initial local APIC ID may be different from current APIC ID.\r
-  In x2APIC mode, the local APIC ID can't be changed and there is no concept of initial APIC ID. In this case, \r
+  In x2APIC mode, the local APIC ID can't be changed and there is no concept of initial APIC ID. In this case,\r
   the 32-bit local APIC ID is returned as initial APIC ID.\r
 \r
   @return  32-bit initial local APIC ID of the executing processor.\r
@@ -118,7 +118,7 @@ GetApicVersion (
 /**\r
   Send a Fixed IPI to a specified target processor.\r
 \r
-  This function returns after the IPI has been accepted by the target processor. \r
+  This function returns after the IPI has been accepted by the target processor.\r
 \r
   @param  ApicId   The local APIC ID of the target processor.\r
   @param  Vector   The vector number of the interrupt being sent.\r
@@ -133,7 +133,7 @@ SendFixedIpi (
 /**\r
   Send a Fixed IPI to all processors excluding self.\r
 \r
-  This function returns after the IPI has been accepted by the target processors. \r
+  This function returns after the IPI has been accepted by the target processors.\r
 \r
   @param  Vector   The vector number of the interrupt being sent.\r
 **/\r
@@ -146,7 +146,7 @@ SendFixedIpiAllExcludingSelf (
 /**\r
   Send a SMI IPI to a specified target processor.\r
 \r
-  This function returns after the IPI has been accepted by the target processor. \r
+  This function returns after the IPI has been accepted by the target processor.\r
 \r
   @param  ApicId   Specify the local APIC ID of the target processor.\r
 **/\r
@@ -159,7 +159,7 @@ SendSmiIpi (
 /**\r
   Send a SMI IPI to all processors excluding self.\r
 \r
-  This function returns after the IPI has been accepted by the target processors. \r
+  This function returns after the IPI has been accepted by the target processors.\r
 **/\r
 VOID\r
 EFIAPI\r
@@ -170,7 +170,7 @@ SendSmiIpiAllExcludingSelf (
 /**\r
   Send an INIT IPI to a specified target processor.\r
 \r
-  This function returns after the IPI has been accepted by the target processor. \r
+  This function returns after the IPI has been accepted by the target processor.\r
 \r
   @param  ApicId   Specify the local APIC ID of the target processor.\r
 **/\r
@@ -183,7 +183,7 @@ SendInitIpi (
 /**\r
   Send an INIT IPI to all processors excluding self.\r
 \r
-  This function returns after the IPI has been accepted by the target processors. \r
+  This function returns after the IPI has been accepted by the target processors.\r
 **/\r
 VOID\r
 EFIAPI\r
@@ -194,7 +194,7 @@ SendInitIpiAllExcludingSelf (
 /**\r
   Send an INIT-Start-up-Start-up IPI sequence to a specified target processor.\r
 \r
-  This function returns after the IPI has been accepted by the target processor. \r
+  This function returns after the IPI has been accepted by the target processor.\r
 \r
   if StartupRoutine >= 1M, then ASSERT.\r
   if StartupRoutine is not multiple of 4K, then ASSERT.\r
@@ -213,7 +213,7 @@ SendInitSipiSipi (
 /**\r
   Send an INIT-Start-up-Start-up IPI sequence to all processors excluding self.\r
 \r
-  This function returns after the IPI has been accepted by the target processors. \r
+  This function returns after the IPI has been accepted by the target processors.\r
 \r
   if StartupRoutine >= 1M, then ASSERT.\r
   if StartupRoutine is not multiple of 4K, then ASSERT.\r
@@ -363,27 +363,27 @@ SendApicEoi (
   );\r
 \r
 /**\r
-  Get the 32-bit address that a device should use to send a Message Signaled \r
+  Get the 32-bit address that a device should use to send a Message Signaled\r
   Interrupt (MSI) to the Local APIC of the currently executing processor.\r
 \r
   @return 32-bit address used to send an MSI to the Local APIC.\r
 **/\r
 UINT32\r
-EFIAPI    \r
+EFIAPI\r
 GetApicMsiAddress (\r
   VOID\r
   );\r
-    \r
+\r
 /**\r
-  Get the 64-bit data value that a device should use to send a Message Signaled \r
+  Get the 64-bit data value that a device should use to send a Message Signaled\r
   Interrupt (MSI) to the Local APIC of the currently executing processor.\r
 \r
   If Vector is not in range 0x10..0xFE, then ASSERT().\r
   If DeliveryMode is not supported, then ASSERT().\r
-  \r
-  @param  Vector          The 8-bit interrupt vector associated with the MSI.  \r
+\r
+  @param  Vector          The 8-bit interrupt vector associated with the MSI.\r
                           Must be in the range 0x10..0xFE\r
-  @param  DeliveryMode    A 3-bit value that specifies how the recept of the MSI \r
+  @param  DeliveryMode    A 3-bit value that specifies how the recept of the MSI\r
                           is handled.  The only supported values are:\r
                             0: LOCAL_APIC_DELIVERY_MODE_FIXED\r
                             1: LOCAL_APIC_DELIVERY_MODE_LOWEST_PRIORITY\r
@@ -391,19 +391,19 @@ GetApicMsiAddress (
                             4: LOCAL_APIC_DELIVERY_MODE_NMI\r
                             5: LOCAL_APIC_DELIVERY_MODE_INIT\r
                             7: LOCAL_APIC_DELIVERY_MODE_EXTINT\r
-                          \r
-  @param  LevelTriggered  TRUE specifies a level triggered interrupt.  \r
+\r
+  @param  LevelTriggered  TRUE specifies a level triggered interrupt.\r
                           FALSE specifies an edge triggered interrupt.\r
   @param  AssertionLevel  Ignored if LevelTriggered is FALSE.\r
-                          TRUE specifies a level triggered interrupt that active \r
+                          TRUE specifies a level triggered interrupt that active\r
                           when the interrupt line is asserted.\r
-                          FALSE specifies a level triggered interrupt that active \r
+                          FALSE specifies a level triggered interrupt that active\r
                           when the interrupt line is deasserted.\r
 \r
   @return 64-bit data value used to send an MSI to the Local APIC.\r
 **/\r
 UINT64\r
-EFIAPI    \r
+EFIAPI\r
 GetApicMsiValue (\r
   IN UINT8    Vector,\r
   IN UINTN    DeliveryMode,\r
@@ -431,6 +431,6 @@ GetProcessorLocationByApicId (
   OUT UINT32  *Core    OPTIONAL,\r
   OUT UINT32  *Thread  OPTIONAL\r
   );\r
-  \r
+\r
 #endif\r
 \r
index 0de86d1a85801fccd30dca779934ffeacfaeb70e..5614452a88c38849c05637287491616d64a5c089 100644 (file)
@@ -8,10 +8,10 @@
 #  are licensed and made available under the terms and conditions of the BSD License\r
 #  which accompanies this distribution.  The full text of the license may be found at\r
 #  http://opensource.org/licenses/bsd-license.php\r
-#  \r
+#\r
 #  THE PROGRAM IS DISTRIBUTED UNDER THE BSD LICENSE ON AN "AS IS" BASIS,\r
 #  WITHOUT WARRANTIES OR REPRESENTATIONS OF ANY KIND, EITHER EXPRESS OR IMPLIED.\r
-#  \r
+#\r
 ##\r
 \r
 [Defines]\r
@@ -21,7 +21,7 @@
   FILE_GUID                      = 34C24FD7-7A90-45c2-89FD-946473D9CE98\r
   MODULE_TYPE                    = BASE\r
   VERSION_STRING                 = 1.0\r
-  LIBRARY_CLASS                  = UefiCpuLib \r
+  LIBRARY_CLASS                  = UefiCpuLib\r
 \r
 #\r
 # The following information is for reference only and not required by the build tools.\r
index 1a1c0d2411b8428e36699822e7a64bb7e7d10493..ae9c7773735fd39f6e58d79c988cc133a0879c54 100644 (file)
@@ -3,13 +3,13 @@
 //\r
 // The library routines are UEFI specification compliant.\r
 //\r
-// Copyright (c) 2009 - 2014, Intel Corporation. All rights reserved.<BR>\r
+// Copyright (c) 2009 - 2018, Intel Corporation. All rights reserved.<BR>\r
 //\r
 // This program and the accompanying materials\r
 // are licensed and made available under the terms and conditions of the BSD License\r
 // which accompanies this distribution.  The full text of the license may be found at\r
 // http://opensource.org/licenses/bsd-license.php\r
-// \r
+//\r
 // THE PROGRAM IS DISTRIBUTED UNDER THE BSD LICENSE ON AN "AS IS" BASIS,\r
 // WITHOUT WARRANTIES OR REPRESENTATIONS OF ANY KIND, EITHER EXPRESS OR IMPLIED.\r
 //\r
index 4972bc2e7f3b0394f1bff68577fcf0be25d66acd..0a1a9198f616923fdfecbbddacaad0d117834970 100644 (file)
@@ -1,6 +1,6 @@
 #------------------------------------------------------------------------------\r
 #*\r
-#*   Copyright (c) 2009 - 2010, Intel Corporation. All rights reserved.<BR>\r
+#*   Copyright (c) 2009 - 2018, Intel Corporation. All rights reserved.<BR>\r
 #*   This program and the accompanying materials\r
 #*   are licensed and made available under the terms and conditions of the BSD License\r
 #*   which accompanies this distribution.  The full text of the license may be found at\r
@@ -13,7 +13,7 @@
 #------------------------------------------------------------------------------\r
 \r
 #\r
-# Float control word initial value: \r
+# Float control word initial value:\r
 # all exceptions masked, double-precision, round-to-nearest\r
 #\r
 ASM_PFX(mFpuControlWord): .word     0x027F\r
@@ -41,7 +41,7 @@ ASM_PFX(InitializeFloatingPointUnits):
     #\r
     finit\r
     fldcw   ASM_PFX(mFpuControlWord)\r
-    \r
+\r
     #\r
     # Use CpuId instructuion (CPUID.01H:EDX.SSE[bit 25] = 1) to test\r
     # whether the processor supports SSE instruction.\r
@@ -50,14 +50,14 @@ ASM_PFX(InitializeFloatingPointUnits):
     cpuid\r
     btl     $25, %edx\r
     jnc     Done\r
-    \r
+\r
     #\r
     # Set OSFXSR bit 9 in CR4\r
     #\r
-    movl    %cr4, %eax \r
+    movl    %cr4, %eax\r
     or      $0x200, %eax\r
     movl    %eax, %cr4\r
-    \r
+\r
     #\r
     # The processor should support SSE instruction and we can use\r
     # ldmxcsr instruction\r
index 97d9f7233826f064d6343600736e004ba8ccba61..f0b0d3e264653043527bafa8d0f44f2dceed2617 100644 (file)
@@ -1,6 +1,6 @@
 #------------------------------------------------------------------------------\r
 #*\r
-#*   Copyright (c) 2009 - 2012, Intel Corporation. All rights reserved.<BR>\r
+#*   Copyright (c) 2009 - 2018, Intel Corporation. All rights reserved.<BR>\r
 #*   This program and the accompanying materials\r
 #*   are licensed and made available under the terms and conditions of the BSD License\r
 #*   which accompanies this distribution.  The full text of the license may be found at\r
@@ -27,31 +27,31 @@ ASM_PFX(InitializeFloatingPointUnits):
     # Initialize floating point units\r
     #\r
     finit\r
-    \r
+\r
     #\r
-    # Float control word initial value: \r
+    # Float control word initial value:\r
     # all exceptions masked, double-precision, round-to-nearest\r
     #\r
     pushq   $0x037F\r
-    lea     (%rsp), %rax \r
+    lea     (%rsp), %rax\r
     fldcw   (%rax)\r
     popq    %rax\r
-    \r
+\r
     #\r
     # Set OSFXSR bit 9 in CR4\r
     #\r
-    movq    %cr4, %rax \r
+    movq    %cr4, %rax\r
     or      $0x200, %rax\r
     movq    %rax, %cr4\r
 \r
     #\r
     # Multimedia-extensions control word:\r
     # all exceptions masked, round-to-nearest, flush to zero for masked underflow\r
-    #    \r
+    #\r
     pushq   $0x01F80\r
     lea     (%rsp), %rax\r
     ldmxcsr (%rax)\r
     popq    %rax\r
-    \r
+\r
     ret\r
 \r
index 52c0d39f2ec0e87419504bce8e70ac42d537b006..7d66d89dfda8953884404b31a09d693a129241c8 100644 (file)
@@ -3,7 +3,7 @@
 \r
   This local APIC library instance supports xAPIC mode only.\r
 \r
-  Copyright (c) 2010 - 2016, Intel Corporation. All rights reserved.<BR>\r
+  Copyright (c) 2010 - 2018, Intel Corporation. All rights reserved.<BR>\r
   Copyright (c) 2017, AMD Inc. All rights reserved.<BR>\r
 \r
   This program and the accompanying materials\r
@@ -68,12 +68,12 @@ LocalApicBaseAddressMsrSupported (
 {\r
   UINT32  RegEax;\r
   UINTN   FamilyId;\r
-  \r
+\r
   AsmCpuid (1, &RegEax, NULL, NULL, NULL);\r
   FamilyId = BitFieldRead32 (RegEax, 8, 11);\r
   if (FamilyId == 0x04 || FamilyId == 0x05) {\r
     //\r
-    // CPUs with a FamilyId of 0x04 or 0x05 do not support the \r
+    // CPUs with a FamilyId of 0x04 or 0x05 do not support the\r
     // Local APIC Base Address MSR\r
     //\r
     return FALSE;\r
@@ -104,7 +104,7 @@ GetLocalApicBaseAddress (
   }\r
 \r
   ApicBaseMsr.Uint64 = AsmReadMsr64 (MSR_IA32_APIC_BASE);\r
-  \r
+\r
   return (UINTN)(LShiftU64 ((UINT64) ApicBaseMsr.Bits.ApicBaseHi, 32)) +\r
            (((UINTN)ApicBaseMsr.Bits.ApicBase) << 12);\r
 }\r
@@ -197,7 +197,7 @@ WriteLocalApicReg (
 /**\r
   Send an IPI by writing to ICR.\r
 \r
-  This function returns after the IPI has been accepted by the target processor. \r
+  This function returns after the IPI has been accepted by the target processor.\r
 \r
   @param  IcrLow 32-bit value to be written to the low half of ICR.\r
   @param  ApicId APIC ID of the target processor if this IPI is targeted for a specific processor.\r
@@ -275,7 +275,7 @@ GetApicMode (
       MSR_IA32_APIC_BASE_REGISTER  ApicBaseMsr;\r
 \r
       //\r
-      // Check to see if the CPU supports the APIC Base Address MSR \r
+      // Check to see if the CPU supports the APIC Base Address MSR\r
       //\r
       if (LocalApicBaseAddressMsrSupported ()) {\r
         ApicBaseMsr.Uint64 = AsmReadMsr64 (MSR_IA32_APIC_BASE);\r
@@ -315,7 +315,7 @@ SetApicMode (
   Get the initial local APIC ID of the executing processor assigned by hardware upon power on or reset.\r
 \r
   In xAPIC mode, the initial local APIC ID may be different from current APIC ID.\r
-  In x2APIC mode, the local APIC ID can't be changed and there is no concept of initial APIC ID. In this case, \r
+  In x2APIC mode, the local APIC ID can't be changed and there is no concept of initial APIC ID. In this case,\r
   the 32-bit local APIC ID is returned as initial APIC ID.\r
 \r
   @return  32-bit initial local APIC ID of the executing processor.\r
@@ -338,7 +338,7 @@ GetInitialApicId (
   AsmCpuid (CPUID_SIGNATURE, &MaxCpuIdIndex, NULL, NULL, NULL);\r
 \r
   //\r
-  // If CPUID Leaf B is supported, \r
+  // If CPUID Leaf B is supported,\r
   // And CPUID.0BH:EBX[15:0] reports a non-zero value,\r
   // Then the initial 32-bit APIC ID = CPUID.0BH:EDX\r
   // Else the initial 8-bit APIC ID = CPUID.1:EBX[31:24]\r
@@ -368,7 +368,7 @@ GetApicId (
   UINT32 ApicId;\r
 \r
   ASSERT (GetApicMode () == LOCAL_APIC_MODE_XAPIC);\r
-  \r
+\r
   if ((ApicId = GetInitialApicId ()) < 0x100) {\r
     //\r
     // If the initial local APIC ID is less 0x100, read APIC ID from\r
@@ -397,7 +397,7 @@ GetApicVersion (
 /**\r
   Send a Fixed IPI to a specified target processor.\r
 \r
-  This function returns after the IPI has been accepted by the target processor. \r
+  This function returns after the IPI has been accepted by the target processor.\r
 \r
   @param  ApicId   The local APIC ID of the target processor.\r
   @param  Vector   The vector number of the interrupt being sent.\r
@@ -421,7 +421,7 @@ SendFixedIpi (
 /**\r
   Send a Fixed IPI to all processors excluding self.\r
 \r
-  This function returns after the IPI has been accepted by the target processors. \r
+  This function returns after the IPI has been accepted by the target processors.\r
 \r
   @param  Vector   The vector number of the interrupt being sent.\r
 **/\r
@@ -444,7 +444,7 @@ SendFixedIpiAllExcludingSelf (
 /**\r
   Send a SMI IPI to a specified target processor.\r
 \r
-  This function returns after the IPI has been accepted by the target processor. \r
+  This function returns after the IPI has been accepted by the target processor.\r
 \r
   @param  ApicId   Specify the local APIC ID of the target processor.\r
 **/\r
@@ -465,7 +465,7 @@ SendSmiIpi (
 /**\r
   Send a SMI IPI to all processors excluding self.\r
 \r
-  This function returns after the IPI has been accepted by the target processors. \r
+  This function returns after the IPI has been accepted by the target processors.\r
 **/\r
 VOID\r
 EFIAPI\r
@@ -485,7 +485,7 @@ SendSmiIpiAllExcludingSelf (
 /**\r
   Send an INIT IPI to a specified target processor.\r
 \r
-  This function returns after the IPI has been accepted by the target processor. \r
+  This function returns after the IPI has been accepted by the target processor.\r
 \r
   @param  ApicId   Specify the local APIC ID of the target processor.\r
 **/\r
@@ -506,7 +506,7 @@ SendInitIpi (
 /**\r
   Send an INIT IPI to all processors excluding self.\r
 \r
-  This function returns after the IPI has been accepted by the target processors. \r
+  This function returns after the IPI has been accepted by the target processors.\r
 **/\r
 VOID\r
 EFIAPI\r
@@ -526,7 +526,7 @@ SendInitIpiAllExcludingSelf (
 /**\r
   Send an INIT-Start-up-Start-up IPI sequence to a specified target processor.\r
 \r
-  This function returns after the IPI has been accepted by the target processor. \r
+  This function returns after the IPI has been accepted by the target processor.\r
 \r
   if StartupRoutine >= 1M, then ASSERT.\r
   if StartupRoutine is not multiple of 4K, then ASSERT.\r
@@ -563,7 +563,7 @@ SendInitSipiSipi (
 /**\r
   Send an INIT-Start-up-Start-up IPI sequence to all processors excluding self.\r
 \r
-  This function returns after the IPI has been accepted by the target processors. \r
+  This function returns after the IPI has been accepted by the target processors.\r
 \r
   if StartupRoutine >= 1M, then ASSERT.\r
   if StartupRoutine is not multiple of 4K, then ASSERT.\r
@@ -767,7 +767,7 @@ InitializeApicTimer (
     Dcr.Uint32 = ReadLocalApicReg (XAPIC_TIMER_DIVIDE_CONFIGURATION_OFFSET);\r
     Dcr.Bits.DivideValue1 = (Divisor & 0x3);\r
     Dcr.Bits.DivideValue2 = (Divisor >> 2);\r
-    WriteLocalApicReg (XAPIC_TIMER_DIVIDE_CONFIGURATION_OFFSET, Dcr.Uint32); \r
+    WriteLocalApicReg (XAPIC_TIMER_DIVIDE_CONFIGURATION_OFFSET, Dcr.Uint32);\r
   }\r
 \r
   //\r
@@ -897,13 +897,13 @@ SendApicEoi (
 }\r
 \r
 /**\r
-  Get the 32-bit address that a device should use to send a Message Signaled \r
+  Get the 32-bit address that a device should use to send a Message Signaled\r
   Interrupt (MSI) to the Local APIC of the currently executing processor.\r
 \r
   @return 32-bit address used to send an MSI to the Local APIC.\r
 **/\r
 UINT32\r
-EFIAPI    \r
+EFIAPI\r
 GetApicMsiAddress (\r
   VOID\r
   )\r
@@ -911,7 +911,7 @@ GetApicMsiAddress (
   LOCAL_APIC_MSI_ADDRESS  MsiAddress;\r
 \r
   //\r
-  // Return address for an MSI interrupt to be delivered only to the APIC ID \r
+  // Return address for an MSI interrupt to be delivered only to the APIC ID\r
   // of the currently executing processor.\r
   //\r
   MsiAddress.Uint32             = 0;\r
@@ -919,17 +919,17 @@ GetApicMsiAddress (
   MsiAddress.Bits.DestinationId = GetApicId ();\r
   return MsiAddress.Uint32;\r
 }\r
-    \r
+\r
 /**\r
-  Get the 64-bit data value that a device should use to send a Message Signaled \r
+  Get the 64-bit data value that a device should use to send a Message Signaled\r
   Interrupt (MSI) to the Local APIC of the currently executing processor.\r
 \r
   If Vector is not in range 0x10..0xFE, then ASSERT().\r
   If DeliveryMode is not supported, then ASSERT().\r
-  \r
-  @param  Vector          The 8-bit interrupt vector associated with the MSI.  \r
+\r
+  @param  Vector          The 8-bit interrupt vector associated with the MSI.\r
                           Must be in the range 0x10..0xFE\r
-  @param  DeliveryMode    A 3-bit value that specifies how the recept of the MSI \r
+  @param  DeliveryMode    A 3-bit value that specifies how the recept of the MSI\r
                           is handled.  The only supported values are:\r
                             0: LOCAL_APIC_DELIVERY_MODE_FIXED\r
                             1: LOCAL_APIC_DELIVERY_MODE_LOWEST_PRIORITY\r
@@ -937,19 +937,19 @@ GetApicMsiAddress (
                             4: LOCAL_APIC_DELIVERY_MODE_NMI\r
                             5: LOCAL_APIC_DELIVERY_MODE_INIT\r
                             7: LOCAL_APIC_DELIVERY_MODE_EXTINT\r
-                          \r
-  @param  LevelTriggered  TRUE specifies a level triggered interrupt.  \r
+\r
+  @param  LevelTriggered  TRUE specifies a level triggered interrupt.\r
                           FALSE specifies an edge triggered interrupt.\r
   @param  AssertionLevel  Ignored if LevelTriggered is FALSE.\r
-                          TRUE specifies a level triggered interrupt that active \r
+                          TRUE specifies a level triggered interrupt that active\r
                           when the interrupt line is asserted.\r
-                          FALSE specifies a level triggered interrupt that active \r
+                          FALSE specifies a level triggered interrupt that active\r
                           when the interrupt line is deasserted.\r
 \r
   @return 64-bit data value used to send an MSI to the Local APIC.\r
 **/\r
 UINT64\r
-EFIAPI    \r
+EFIAPI\r
 GetApicMsiValue (\r
   IN UINT8    Vector,\r
   IN UINTN    DeliveryMode,\r
@@ -961,7 +961,7 @@ GetApicMsiValue (
 \r
   ASSERT (Vector >= 0x10 && Vector <= 0xFE);\r
   ASSERT (DeliveryMode < 8 && DeliveryMode != 6 && DeliveryMode != 3);\r
-  \r
+\r
   MsiData.Uint64            = 0;\r
   MsiData.Bits.Vector       = Vector;\r
   MsiData.Bits.DeliveryMode = (UINT32)DeliveryMode;\r
index 7dd2714af3fcbe13783421db8ebbd13c11539693..b3b9725e34544a2173577048c2c4fec72a4f4628 100644 (file)
@@ -4,15 +4,15 @@
 #  Note: Local APIC library assumes local APIC is enabled. It does not handle cases\r
 #  where local APIC is disabled.\r
 #\r
-#  Copyright (c) 2010 - 2015, Intel Corporation. All rights reserved.<BR>\r
+#  Copyright (c) 2010 - 2018, Intel Corporation. All rights reserved.<BR>\r
 #  This program and the accompanying materials\r
 #  are licensed and made available under the terms and conditions of the BSD License\r
 #  which accompanies this distribution.  The full text of the license may be found at\r
 #  http://opensource.org/licenses/bsd-license.php\r
-#  \r
+#\r
 #  THE PROGRAM IS DISTRIBUTED UNDER THE BSD LICENSE ON AN "AS IS" BASIS,\r
 #  WITHOUT WARRANTIES OR REPRESENTATIONS OF ANY KIND, EITHER EXPRESS OR IMPLIED.\r
-#  \r
+#\r
 ##\r
 \r
 [Defines]\r
@@ -22,7 +22,7 @@
   FILE_GUID                      = D87CA0A8-1AC2-439b-90F8-EF4A2AC88DAF\r
   MODULE_TYPE                    = BASE\r
   VERSION_STRING                 = 1.1\r
-  LIBRARY_CLASS                  = LocalApicLib \r
+  LIBRARY_CLASS                  = LocalApicLib\r
 \r
 #\r
 # The following information is for reference only and not required by the build tools.\r
index 49b05e6cecadc31dc65d0ad1343587b742c0b3aa..f0d1271e82300569abc222cfb351dc7a0760b81d 100644 (file)
@@ -4,13 +4,13 @@
 // Note: Local APIC library assumes local APIC is enabled. It does not handle cases\r
 // where local APIC is disabled.\r
 //\r
-// Copyright (c) 2010 - 2014, Intel Corporation. All rights reserved.<BR>\r
+// Copyright (c) 2010 - 2018, Intel Corporation. All rights reserved.<BR>\r
 //\r
 // This program and the accompanying materials\r
 // are licensed and made available under the terms and conditions of the BSD License\r
 // which accompanies this distribution.  The full text of the license may be found at\r
 // http://opensource.org/licenses/bsd-license.php\r
-// \r
+//\r
 // THE PROGRAM IS DISTRIBUTED UNDER THE BSD LICENSE ON AN "AS IS" BASIS,\r
 // WITHOUT WARRANTIES OR REPRESENTATIONS OF ANY KIND, EITHER EXPRESS OR IMPLIED.\r
 //\r
index 3045035020a0938c888bf9c501f31155eb4e4314..6b89faf3dfdb611654350ea6eb5a0717c13cbb7e 100644 (file)
@@ -4,7 +4,7 @@
   This local APIC library instance supports x2APIC capable processors\r
   which have xAPIC and x2APIC modes.\r
 \r
-  Copyright (c) 2010 - 2016, Intel Corporation. All rights reserved.<BR>\r
+  Copyright (c) 2010 - 2018, Intel Corporation. All rights reserved.<BR>\r
   Copyright (c) 2017, AMD Inc. All rights reserved.<BR>\r
 \r
   This program and the accompanying materials\r
@@ -69,12 +69,12 @@ LocalApicBaseAddressMsrSupported (
 {\r
   UINT32  RegEax;\r
   UINTN   FamilyId;\r
-  \r
+\r
   AsmCpuid (1, &RegEax, NULL, NULL, NULL);\r
   FamilyId = BitFieldRead32 (RegEax, 8, 11);\r
   if (FamilyId == 0x04 || FamilyId == 0x05) {\r
     //\r
-    // CPUs with a FamilyId of 0x04 or 0x05 do not support the \r
+    // CPUs with a FamilyId of 0x04 or 0x05 do not support the\r
     // Local APIC Base Address MSR\r
     //\r
     return FALSE;\r
@@ -105,7 +105,7 @@ GetLocalApicBaseAddress (
   }\r
 \r
   ApicBaseMsr.Uint64 = AsmReadMsr64 (MSR_IA32_APIC_BASE);\r
-  \r
+\r
   return (UINTN)(LShiftU64 ((UINT64) ApicBaseMsr.Bits.ApicBaseHi, 32)) +\r
            (((UINTN)ApicBaseMsr.Bits.ApicBase) << 12);\r
 }\r
@@ -236,7 +236,7 @@ WriteLocalApicReg (
 /**\r
   Send an IPI by writing to ICR.\r
 \r
-  This function returns after the IPI has been accepted by the target processor. \r
+  This function returns after the IPI has been accepted by the target processor.\r
 \r
   @param  IcrLow 32-bit value to be written to the low half of ICR.\r
   @param  ApicId APIC ID of the target processor if this IPI is targeted for a specific processor.\r
@@ -301,7 +301,7 @@ SendIpi (
 \r
   } else {\r
     //\r
-    // For x2APIC, A single MSR write to the Interrupt Command Register is required for dispatching an \r
+    // For x2APIC, A single MSR write to the Interrupt Command Register is required for dispatching an\r
     // interrupt in x2APIC mode.\r
     //\r
     MsrValue = LShiftU64 ((UINT64) ApicId, 32) | IcrLow;\r
@@ -414,7 +414,7 @@ SetApicMode (
   Get the initial local APIC ID of the executing processor assigned by hardware upon power on or reset.\r
 \r
   In xAPIC mode, the initial local APIC ID may be different from current APIC ID.\r
-  In x2APIC mode, the local APIC ID can't be changed and there is no concept of initial APIC ID. In this case, \r
+  In x2APIC mode, the local APIC ID can't be changed and there is no concept of initial APIC ID. In this case,\r
   the 32-bit local APIC ID is returned as initial APIC ID.\r
 \r
   @return  32-bit initial local APIC ID of the executing processor.\r
@@ -435,7 +435,7 @@ GetInitialApicId (
     //\r
     AsmCpuid (CPUID_SIGNATURE, &MaxCpuIdIndex, NULL, NULL, NULL);\r
     //\r
-    // If CPUID Leaf B is supported, \r
+    // If CPUID Leaf B is supported,\r
     // And CPUID.0BH:EBX[15:0] reports a non-zero value,\r
     // Then the initial 32-bit APIC ID = CPUID.0BH:EDX\r
     // Else the initial 8-bit APIC ID = CPUID.1:EBX[31:24]\r
@@ -492,7 +492,7 @@ GetApicVersion (
 /**\r
   Send a Fixed IPI to a specified target processor.\r
 \r
-  This function returns after the IPI has been accepted by the target processor. \r
+  This function returns after the IPI has been accepted by the target processor.\r
 \r
   @param  ApicId   The local APIC ID of the target processor.\r
   @param  Vector   The vector number of the interrupt being sent.\r
@@ -516,7 +516,7 @@ SendFixedIpi (
 /**\r
   Send a Fixed IPI to all processors excluding self.\r
 \r
-  This function returns after the IPI has been accepted by the target processors. \r
+  This function returns after the IPI has been accepted by the target processors.\r
 \r
   @param  Vector   The vector number of the interrupt being sent.\r
 **/\r
@@ -539,7 +539,7 @@ SendFixedIpiAllExcludingSelf (
 /**\r
   Send a SMI IPI to a specified target processor.\r
 \r
-  This function returns after the IPI has been accepted by the target processor. \r
+  This function returns after the IPI has been accepted by the target processor.\r
 \r
   @param  ApicId   Specify the local APIC ID of the target processor.\r
 **/\r
@@ -560,7 +560,7 @@ SendSmiIpi (
 /**\r
   Send a SMI IPI to all processors excluding self.\r
 \r
-  This function returns after the IPI has been accepted by the target processors. \r
+  This function returns after the IPI has been accepted by the target processors.\r
 **/\r
 VOID\r
 EFIAPI\r
@@ -580,7 +580,7 @@ SendSmiIpiAllExcludingSelf (
 /**\r
   Send an INIT IPI to a specified target processor.\r
 \r
-  This function returns after the IPI has been accepted by the target processor. \r
+  This function returns after the IPI has been accepted by the target processor.\r
 \r
   @param  ApicId   Specify the local APIC ID of the target processor.\r
 **/\r
@@ -601,7 +601,7 @@ SendInitIpi (
 /**\r
   Send an INIT IPI to all processors excluding self.\r
 \r
-  This function returns after the IPI has been accepted by the target processors. \r
+  This function returns after the IPI has been accepted by the target processors.\r
 **/\r
 VOID\r
 EFIAPI\r
@@ -621,7 +621,7 @@ SendInitIpiAllExcludingSelf (
 /**\r
   Send an INIT-Start-up-Start-up IPI sequence to a specified target processor.\r
 \r
-  This function returns after the IPI has been accepted by the target processor. \r
+  This function returns after the IPI has been accepted by the target processor.\r
 \r
   if StartupRoutine >= 1M, then ASSERT.\r
   if StartupRoutine is not multiple of 4K, then ASSERT.\r
@@ -658,7 +658,7 @@ SendInitSipiSipi (
 /**\r
   Send an INIT-Start-up-Start-up IPI sequence to all processors excluding self.\r
 \r
-  This function returns after the IPI has been accepted by the target processors. \r
+  This function returns after the IPI has been accepted by the target processors.\r
 \r
   if StartupRoutine >= 1M, then ASSERT.\r
   if StartupRoutine is not multiple of 4K, then ASSERT.\r
@@ -862,7 +862,7 @@ InitializeApicTimer (
     Dcr.Uint32 = ReadLocalApicReg (XAPIC_TIMER_DIVIDE_CONFIGURATION_OFFSET);\r
     Dcr.Bits.DivideValue1 = (Divisor & 0x3);\r
     Dcr.Bits.DivideValue2 = (Divisor >> 2);\r
-    WriteLocalApicReg (XAPIC_TIMER_DIVIDE_CONFIGURATION_OFFSET, Dcr.Uint32); \r
+    WriteLocalApicReg (XAPIC_TIMER_DIVIDE_CONFIGURATION_OFFSET, Dcr.Uint32);\r
   }\r
 \r
   //\r
@@ -992,13 +992,13 @@ SendApicEoi (
 }\r
 \r
 /**\r
-  Get the 32-bit address that a device should use to send a Message Signaled \r
+  Get the 32-bit address that a device should use to send a Message Signaled\r
   Interrupt (MSI) to the Local APIC of the currently executing processor.\r
 \r
   @return 32-bit address used to send an MSI to the Local APIC.\r
 **/\r
 UINT32\r
-EFIAPI    \r
+EFIAPI\r
 GetApicMsiAddress (\r
   VOID\r
   )\r
@@ -1006,7 +1006,7 @@ GetApicMsiAddress (
   LOCAL_APIC_MSI_ADDRESS  MsiAddress;\r
 \r
   //\r
-  // Return address for an MSI interrupt to be delivered only to the APIC ID \r
+  // Return address for an MSI interrupt to be delivered only to the APIC ID\r
   // of the currently executing processor.\r
   //\r
   MsiAddress.Uint32             = 0;\r
@@ -1014,17 +1014,17 @@ GetApicMsiAddress (
   MsiAddress.Bits.DestinationId = GetApicId ();\r
   return MsiAddress.Uint32;\r
 }\r
-    \r
+\r
 /**\r
-  Get the 64-bit data value that a device should use to send a Message Signaled \r
+  Get the 64-bit data value that a device should use to send a Message Signaled\r
   Interrupt (MSI) to the Local APIC of the currently executing processor.\r
 \r
   If Vector is not in range 0x10..0xFE, then ASSERT().\r
   If DeliveryMode is not supported, then ASSERT().\r
-  \r
-  @param  Vector          The 8-bit interrupt vector associated with the MSI.  \r
+\r
+  @param  Vector          The 8-bit interrupt vector associated with the MSI.\r
                           Must be in the range 0x10..0xFE\r
-  @param  DeliveryMode    A 3-bit value that specifies how the recept of the MSI \r
+  @param  DeliveryMode    A 3-bit value that specifies how the recept of the MSI\r
                           is handled.  The only supported values are:\r
                             0: LOCAL_APIC_DELIVERY_MODE_FIXED\r
                             1: LOCAL_APIC_DELIVERY_MODE_LOWEST_PRIORITY\r
@@ -1032,19 +1032,19 @@ GetApicMsiAddress (
                             4: LOCAL_APIC_DELIVERY_MODE_NMI\r
                             5: LOCAL_APIC_DELIVERY_MODE_INIT\r
                             7: LOCAL_APIC_DELIVERY_MODE_EXTINT\r
-                          \r
-  @param  LevelTriggered  TRUE specifies a level triggered interrupt.  \r
+\r
+  @param  LevelTriggered  TRUE specifies a level triggered interrupt.\r
                           FALSE specifies an edge triggered interrupt.\r
   @param  AssertionLevel  Ignored if LevelTriggered is FALSE.\r
-                          TRUE specifies a level triggered interrupt that active \r
+                          TRUE specifies a level triggered interrupt that active\r
                           when the interrupt line is asserted.\r
-                          FALSE specifies a level triggered interrupt that active \r
+                          FALSE specifies a level triggered interrupt that active\r
                           when the interrupt line is deasserted.\r
 \r
   @return 64-bit data value used to send an MSI to the Local APIC.\r
 **/\r
 UINT64\r
-EFIAPI    \r
+EFIAPI\r
 GetApicMsiValue (\r
   IN UINT8    Vector,\r
   IN UINTN    DeliveryMode,\r
@@ -1056,7 +1056,7 @@ GetApicMsiValue (
 \r
   ASSERT (Vector >= 0x10 && Vector <= 0xFE);\r
   ASSERT (DeliveryMode < 8 && DeliveryMode != 6 && DeliveryMode != 3);\r
-  \r
+\r
   MsiData.Uint64            = 0;\r
   MsiData.Bits.Vector       = Vector;\r
   MsiData.Bits.DeliveryMode = (UINT32)DeliveryMode;\r
index 53e186858f7cafa3919c93022d68c4b11fefee15..533607c19f232c71ab0705123f82309fd50b5248 100644 (file)
@@ -4,15 +4,15 @@
 #  Note: Local APIC library assumes local APIC is enabled. It does not handle cases\r
 #  where local APIC is disabled.\r
 #\r
-#  Copyright (c) 2010 - 2015, Intel Corporation. All rights reserved.<BR>\r
+#  Copyright (c) 2010 - 2018, Intel Corporation. All rights reserved.<BR>\r
 #  This program and the accompanying materials\r
 #  are licensed and made available under the terms and conditions of the BSD License\r
 #  which accompanies this distribution.  The full text of the license may be found at\r
 #  http://opensource.org/licenses/bsd-license.php\r
-#  \r
+#\r
 #  THE PROGRAM IS DISTRIBUTED UNDER THE BSD LICENSE ON AN "AS IS" BASIS,\r
 #  WITHOUT WARRANTIES OR REPRESENTATIONS OF ANY KIND, EITHER EXPRESS OR IMPLIED.\r
-#  \r
+#\r
 ##\r
 \r
 [Defines]\r
@@ -22,7 +22,7 @@
   FILE_GUID                      = 967B6E05-F10D-4c10-8BF7-365291CA143F\r
   MODULE_TYPE                    = BASE\r
   VERSION_STRING                 = 1.1\r
-  LIBRARY_CLASS                  = LocalApicLib \r
+  LIBRARY_CLASS                  = LocalApicLib\r
 \r
 #\r
 # The following information is for reference only and not required by the build tools.\r
index 97f62273ba4155c4ded793288c8a7fa3b5e2520b..70d95d4b06590dbd4e33a40eb6d5c90ab0b3d272 100644 (file)
@@ -4,13 +4,13 @@
 // Note: Local APIC library assumes local APIC is enabled. It does not handle cases\r
 // where local APIC is disabled.\r
 //\r
-// Copyright (c) 2010 - 2014, Intel Corporation. All rights reserved.<BR>\r
+// Copyright (c) 2010 - 2018, Intel Corporation. All rights reserved.<BR>\r
 //\r
 // This program and the accompanying materials\r
 // are licensed and made available under the terms and conditions of the BSD License\r
 // which accompanies this distribution.  The full text of the license may be found at\r
 // http://opensource.org/licenses/bsd-license.php\r
-// \r
+//\r
 // THE PROGRAM IS DISTRIBUTED UNDER THE BSD LICENSE ON AN "AS IS" BASIS,\r
 // WITHOUT WARRANTIES OR REPRESENTATIONS OF ANY KIND, EITHER EXPRESS OR IMPLIED.\r
 //\r
index d04e2142e32329bf98b81726e03e3a3bb65e9bed..acdfabd56bfca6ba32eff5e791c58fd8011f94d8 100644 (file)
@@ -1,7 +1,7 @@
 /** @file\r
   CPU Common features library header file.\r
 \r
-  Copyright (c) 2017, Intel Corporation. All rights reserved.<BR>\r
+  Copyright (c) 2017 - 2018, Intel Corporation. All rights reserved.<BR>\r
   This program and the accompanying materials\r
   are licensed and made available under the terms and conditions of the BSD License\r
   which accompanies this distribution.  The full text of the license may be found at\r
@@ -855,7 +855,7 @@ FeatureControlGetConfigData (
   );\r
 \r
 /**\r
-  Detects if Protected Processor Inventory Number feature supported on current \r
+  Detects if Protected Processor Inventory Number feature supported on current\r
   processor.\r
 \r
   @param[in]  ProcessorNumber  The index of the CPU executing this function.\r
@@ -889,14 +889,14 @@ PpinSupport (
                                by CPU_FEATURE_GET_CONFIG_DATA.  NULL if\r
                                CPU_FEATURE_GET_CONFIG_DATA was not provided in\r
                                RegisterCpuFeature().\r
-  @param[in]  State            If TRUE, then the Protected Processor Inventory \r
+  @param[in]  State            If TRUE, then the Protected Processor Inventory\r
                                Number feature must be enabled.\r
-                               If FALSE, then the Protected Processor Inventory \r
+                               If FALSE, then the Protected Processor Inventory\r
                                Number feature must be disabled.\r
 \r
-  @retval RETURN_SUCCESS       Protected Processor Inventory Number feature is \r
+  @retval RETURN_SUCCESS       Protected Processor Inventory Number feature is\r
                                initialized.\r
-  @retval RETURN_DEVICE_ERROR  Device can't change state because it has been \r
+  @retval RETURN_DEVICE_ERROR  Device can't change state because it has been\r
                                locked.\r
 \r
 **/\r
@@ -910,7 +910,7 @@ PpinInitialize (
   );\r
 \r
 /**\r
-  Detects if Local machine check exception feature supported on current \r
+  Detects if Local machine check exception feature supported on current\r
   processor.\r
 \r
   @param[in]  ProcessorNumber  The index of the CPU executing this function.\r
index e9225bb96ae6fc8097fe2864f43899b7c333f919..8bc8979de0d43596087268c30c96b32c487609ac 100644 (file)
@@ -4,7 +4,7 @@
 #  This library registers CPU features defined in Intel(R) 64 and IA-32\r
 #  Architectures Software Developer's Manual.\r
 #\r
-# Copyright (c) 2017, Intel Corporation. All rights reserved.<BR>\r
+# Copyright (c) 2017 - 2018, Intel Corporation. All rights reserved.<BR>\r
 #\r
 #  This program and the accompanying materials\r
 #  are licensed and made available under the terms and conditions of the BSD License\r
@@ -68,4 +68,4 @@
   gUefiCpuPkgTokenSpaceGuid.PcdCpuClockModulationDutyCycle   ## SOMETIMES_CONSUMES\r
   gUefiCpuPkgTokenSpaceGuid.PcdIsPowerOnReset                ## SOMETIMES_CONSUMES\r
   gUefiCpuPkgTokenSpaceGuid.PcdCpuProcTraceOutputScheme      ## SOMETIMES_CONSUMES\r
-  gUefiCpuPkgTokenSpaceGuid.PcdCpuProcTraceMemSize           ## SOMETIMES_CONSUMES
\ No newline at end of file
+  gUefiCpuPkgTokenSpaceGuid.PcdCpuProcTraceMemSize           ## SOMETIMES_CONSUMES\r
index 27ca911c86fab711955fd2ba7cab9dad683b0b9a..c4eca062fdcdecda72235e9035ff4805c6161c2e 100644 (file)
@@ -235,7 +235,7 @@ McgCtlInitialize (
 }\r
 \r
 /**\r
-  Detects if Local machine check exception feature supported on current \r
+  Detects if Local machine check exception feature supported on current\r
   processor.\r
 \r
   @param[in]  ProcessorNumber  The index of the CPU executing this function.\r
index 9ac97ab70d9ab4586a14728dabdb4a0dcb7f2363..721470cdfe9c844e5f31b198ad8a3a33cfbb3879 100644 (file)
@@ -1,7 +1,7 @@
 /** @file\r
   Protected Processor Inventory Number(PPIN) feature.\r
 \r
-  Copyright (c) 2017, Intel Corporation. All rights reserved.<BR>\r
+  Copyright (c) 2017 - 2018, Intel Corporation. All rights reserved.<BR>\r
   This program and the accompanying materials\r
   are licensed and made available under the terms and conditions of the BSD License\r
   which accompanies this distribution.  The full text of the license may be found at\r
@@ -15,7 +15,7 @@
 #include "CpuCommonFeatures.h"\r
 \r
 /**\r
-  Detects if Protected Processor Inventory Number feature supported on current \r
+  Detects if Protected Processor Inventory Number feature supported on current\r
   processor.\r
 \r
   @param[in]  ProcessorNumber  The index of the CPU executing this function.\r
@@ -41,13 +41,13 @@ PpinSupport (
 {\r
   MSR_IVY_BRIDGE_PLATFORM_INFO_1_REGISTER    PlatformInfo;\r
 \r
-  if ((CpuInfo->DisplayFamily == 0x06) && \r
+  if ((CpuInfo->DisplayFamily == 0x06) &&\r
       ((CpuInfo->DisplayModel == 0x3E) ||      // Xeon E5 V2\r
        (CpuInfo->DisplayModel == 0x56) ||      // Xeon Processor D Product\r
        (CpuInfo->DisplayModel == 0x4F) ||      // Xeon E5 v4, E7 v4\r
        (CpuInfo->DisplayModel == 0x55) ||      // Xeon Processor Scalable\r
        (CpuInfo->DisplayModel == 0x57) ||      // Xeon Phi processor 3200, 5200, 7200 series.\r
-       (CpuInfo->DisplayModel == 0x85)         // Future Xeon phi processor \r
+       (CpuInfo->DisplayModel == 0x85)         // Future Xeon phi processor\r
      )) {\r
     //\r
     // Check whether platform support this feature.\r
@@ -69,14 +69,14 @@ PpinSupport (
                                by CPU_FEATURE_GET_CONFIG_DATA.  NULL if\r
                                CPU_FEATURE_GET_CONFIG_DATA was not provided in\r
                                RegisterCpuFeature().\r
-  @param[in]  State            If TRUE, then the Protected Processor Inventory \r
+  @param[in]  State            If TRUE, then the Protected Processor Inventory\r
                                Number feature must be enabled.\r
-                               If FALSE, then the Protected Processor Inventory \r
+                               If FALSE, then the Protected Processor Inventory\r
                                Number feature must be disabled.\r
 \r
-  @retval RETURN_SUCCESS       Protected Processor Inventory Number feature is \r
+  @retval RETURN_SUCCESS       Protected Processor Inventory Number feature is\r
                                initialized.\r
-  @retval RETURN_DEVICE_ERROR  Device can't change state because it has been \r
+  @retval RETURN_DEVICE_ERROR  Device can't change state because it has been\r
                                locked.\r
 \r
 **/\r
index b42f5de2e307c46ea2c51ebcd92b86afd7a4b528..98490c67776c45ed6df9f34ac1d5114282a17241 100644 (file)
@@ -1,7 +1,7 @@
 /** @file\r
   Intel Processor Trace feature.\r
 \r
-  Copyright (c) 2017, Intel Corporation. All rights reserved.<BR>\r
+  Copyright (c) 2017 - 2018, Intel Corporation. All rights reserved.<BR>\r
   This program and the accompanying materials\r
   are licensed and made available under the terms and conditions of the BSD License\r
   which accompanies this distribution.  The full text of the license may be found at\r
 \r
 ///\r
 /// This macro define the max entries in the Topa table.\r
-/// Each entry in the table contains some attribute bits, a pointer to an output region, and the size of the region. \r
-/// The last entry in the table may hold a pointer to the next table. This pointer can either point to the top of the \r
-/// current table (for circular array) or to the base of another table. \r
-/// At least 2 entries are needed because the list of entries must \r
-/// be terminated by an entry with the END bit set to 1, so 2 \r
+/// Each entry in the table contains some attribute bits, a pointer to an output region, and the size of the region.\r
+/// The last entry in the table may hold a pointer to the next table. This pointer can either point to the top of the\r
+/// current table (for circular array) or to the base of another table.\r
+/// At least 2 entries are needed because the list of entries must\r
+/// be terminated by an entry with the END bit set to 1, so 2\r
 /// entries are required to use a single valid entry.\r
 ///\r
 #define MAX_TOPA_ENTRY_COUNT         2\r
@@ -43,7 +43,7 @@ typedef struct  {
 typedef struct  {\r
   UINT32                      NumberOfProcessors;\r
 \r
-  UINT8                       ProcTraceOutputScheme;  \r
+  UINT8                       ProcTraceOutputScheme;\r
   UINT32                      ProcTraceMemSize;\r
 \r
   UINTN                       *ThreadMemRegionTable;\r
@@ -88,7 +88,7 @@ ProcTraceGetConfigData (
 }\r
 \r
 /**\r
-  Detects if Intel Processor Trace feature supported on current \r
+  Detects if Intel Processor Trace feature supported on current\r
   processor.\r
 \r
   @param[in]  ProcessorNumber  The index of the CPU executing this function.\r
@@ -291,7 +291,7 @@ ProcTraceInitialize (
   //\r
   //  Single Range output scheme\r
   //\r
-  if (ProcTraceData->ProcessorData[ProcessorNumber].SingleRangeSupported && \r
+  if (ProcTraceData->ProcessorData[ProcessorNumber].SingleRangeSupported &&\r
       (ProcTraceData->ProcTraceOutputScheme == RtitOutputSchemeSingleRange)) {\r
     if (FirstIn) {\r
       DEBUG ((DEBUG_INFO, "ProcTrace: Enabling Single Range Output scheme \n"));\r
@@ -337,7 +337,7 @@ ProcTraceInitialize (
   //\r
   //  ToPA(Table of physical address) scheme\r
   //\r
-  if (ProcTraceData->ProcessorData[ProcessorNumber].TopaSupported && \r
+  if (ProcTraceData->ProcessorData[ProcessorNumber].TopaSupported &&\r
       (ProcTraceData->ProcTraceOutputScheme == RtitOutputSchemeToPA)) {\r
     //\r
     //  Create ToPA structure aligned at 4KB for each logical thread\r
index 01b06103647b61d0c7313eaf014ae19254859649..0576144a97dfa5ac2c9055d97df6e364d84d61a2 100644 (file)
@@ -1,7 +1,7 @@
 /** @file\r
   CPU Exception Handler Library common functions.\r
 \r
-  Copyright (c) 2012 - 2017, Intel Corporation. All rights reserved.<BR>\r
+  Copyright (c) 2012 - 2018, Intel Corporation. All rights reserved.<BR>\r
   This program and the accompanying materials\r
   are licensed and made available under the terms and conditions of the BSD License\r
   which accompanies this distribution.  The full text of the license may be found at\r
@@ -177,4 +177,4 @@ ReadAndVerifyVectorInfo (
     VectorInfo ++;\r
   }\r
   return EFI_SUCCESS;\r
-}
\ No newline at end of file
+}\r
index e7ed21c6cd2d68268a6e5912724a2b3a791eaad5..d82e9aea45c0c0a4bfc607c691b7f23350606068 100644 (file)
@@ -1,7 +1,7 @@
 /** @file\r
   MP initialize support functions for DXE phase.\r
 \r
-  Copyright (c) 2016, Intel Corporation. All rights reserved.<BR>\r
+  Copyright (c) 2016 - 2018, Intel Corporation. All rights reserved.<BR>\r
   This program and the accompanying materials\r
   are licensed and made available under the terms and conditions of the BSD License\r
   which accompanies this distribution.  The full text of the license may be found at\r
@@ -268,7 +268,7 @@ RelocateApLoop (
   ASM_RELOCATE_AP_LOOP   AsmRelocateApLoopFunc;\r
   UINTN                  ProcessorNumber;\r
 \r
-  MpInitLibWhoAmI (&ProcessorNumber); \r
+  MpInitLibWhoAmI (&ProcessorNumber);\r
   CpuMpData    = GetCpuMpData ();\r
   MwaitSupport = IsMwaitSupport ();\r
   AsmRelocateApLoopFunc = (ASM_RELOCATE_AP_LOOP) (UINTN) mReservedApLoopFunc;\r
@@ -406,7 +406,7 @@ InitMpGlobalData (
   //\r
   // Make sure that the buffer memory is executable if NX protection is enabled\r
   // for EfiReservedMemoryType.\r
-  // \r
+  //\r
   // TODO: Check EFI_MEMORY_XP bit set or not once it's available in DXE GCD\r
   //       service.\r
   //\r
index 59e88d3f8fe28b013be19ab4236fcb4c8a05b64a..2f60c478d72d751643d2a224ae2d6e098fff4b5d 100644 (file)
@@ -193,11 +193,11 @@ GetNextProcNumber:
     jz          ProgramStack\r
     add         edi, 20\r
     inc         ebx\r
-    jmp         GetNextProcNumber    \r
+    jmp         GetNextProcNumber\r
 \r
 ProgramStack:\r
     mov         esp, [edi + 12]\r
-   \r
+\r
 CProcedureInvoke:\r
     push       ebp               ; push BIST data at top of AP stack\r
     xor        ebp, ebp          ; clear ebp for call stack trace\r
index f2ff40417a89aef62d274ede7fa05084f71bebd5..eb2765910ca9fbd049c3808c8b5401e8bbf37997 100644 (file)
@@ -655,7 +655,7 @@ ApWakeupFunction (
           SetApState (&CpuMpData->CpuData[ProcessorNumber], CpuStateBusy);\r
           //\r
           // Enable source debugging on AP function\r
-          //         \r
+          //\r
           EnableDebugAgent ();\r
           //\r
           // Invoke AP function here\r
@@ -1115,7 +1115,7 @@ CalculateTimeout (
 \r
   //\r
   // GetPerformanceCounterProperties () returns the timestamp counter's frequency\r
-  // in Hz. \r
+  // in Hz.\r
   //\r
   TimestampCounterFreq = GetPerformanceCounterProperties (NULL, NULL);\r
 \r
@@ -1737,7 +1737,7 @@ MpInitLibGetProcessorInfo (
                                enabled AP. Otherwise, it will be disabled.\r
 \r
   @retval EFI_SUCCESS          BSP successfully switched.\r
-  @retval others               Failed to switch BSP. \r
+  @retval others               Failed to switch BSP.\r
 \r
 **/\r
 EFI_STATUS\r
index e7f9a4de0aa0b14054acd9613d44332166a7c57f..9aedb52636e6fb2fce1d583dde67654c65462e92 100644 (file)
@@ -1,7 +1,7 @@
 /** @file\r
   Common header file for MP Initialize Library.\r
 \r
-  Copyright (c) 2016 - 2017, Intel Corporation. All rights reserved.<BR>\r
+  Copyright (c) 2016 - 2018, Intel Corporation. All rights reserved.<BR>\r
   This program and the accompanying materials\r
   are licensed and made available under the terms and conditions of the BSD License\r
   which accompanies this distribution.  The full text of the license may be found at\r
@@ -463,7 +463,7 @@ StartupThisAPWorker (
                                enabled AP. Otherwise, it will be disabled.\r
 \r
   @retval EFI_SUCCESS          BSP successfully switched.\r
-  @retval others               Failed to switch BSP. \r
+  @retval others               Failed to switch BSP.\r
 \r
 **/\r
 EFI_STATUS\r
index 76f8c078abffc848373cacf41c09b6a110a5d207..31a25c2737fe60dc9042d78a265598c641dd711a 100644 (file)
@@ -216,7 +216,7 @@ GetNextProcNumber:
     jz          ProgramStack\r
     add         edi, 20\r
     inc         ebx\r
-    jmp         GetNextProcNumber    \r
+    jmp         GetNextProcNumber\r
 \r
 ProgramStack:\r
     mov         rsp, qword [edi + 12]\r
index 01a4d84da0ed668e3e5b710e26a779d1a2fcb3d8..a97cc614a33e9268ffb076d889a62c8b99c8e788 100644 (file)
@@ -1,15 +1,15 @@
 ## @file\r
 #  MTRR library provides APIs for MTRR operation.\r
 #\r
-#  Copyright (c) 2006 - 2015, Intel Corporation. All rights reserved.<BR>\r
+#  Copyright (c) 2006 - 2018, Intel Corporation. All rights reserved.<BR>\r
 #  This program and the accompanying materials\r
 #  are licensed and made available under the terms and conditions of the BSD License\r
 #  which accompanies this distribution.  The full text of the license may be found at\r
 #  http://opensource.org/licenses/bsd-license.php\r
-#  \r
+#\r
 #  THE PROGRAM IS DISTRIBUTED UNDER THE BSD LICENSE ON AN "AS IS" BASIS,\r
 #  WITHOUT WARRANTIES OR REPRESENTATIONS OF ANY KIND, EITHER EXPRESS OR IMPLIED.\r
-#  \r
+#\r
 ##\r
 \r
 [Defines]\r
@@ -19,7 +19,7 @@
   FILE_GUID                      = 6826b408-f4f3-47ee-917f-af7047f9d937\r
   MODULE_TYPE                    = BASE\r
   VERSION_STRING                 = 1.0\r
-  LIBRARY_CLASS                  = MtrrLib \r
+  LIBRARY_CLASS                  = MtrrLib\r
 \r
 \r
 #\r
index 34753a089a7f8ef37cf31b6aa0434cda5b749f49..883a66e041dc2f71aad8918843a4d238208016a5 100644 (file)
@@ -3,13 +3,13 @@
 //\r
 // MTRR library provides APIs for MTRR operation.\r
 //\r
-// Copyright (c) 2006 - 2014, Intel Corporation. All rights reserved.<BR>\r
+// Copyright (c) 2006 - 2018, Intel Corporation. All rights reserved.<BR>\r
 //\r
 // This program and the accompanying materials\r
 // are licensed and made available under the terms and conditions of the BSD License\r
 // which accompanies this distribution.  The full text of the license may be found at\r
 // http://opensource.org/licenses/bsd-license.php\r
-// \r
+//\r
 // THE PROGRAM IS DISTRIBUTED UNDER THE BSD LICENSE ON AN "AS IS" BASIS,\r
 // WITHOUT WARRANTIES OR REPRESENTATIONS OF ANY KIND, EITHER EXPRESS OR IMPLIED.\r
 //\r
index 4d75c07094fb16d8d7981f67113c6f339acf7752..ba3fb3250fccef850f6dd0f50a7a74693db58f63 100644 (file)
@@ -1,7 +1,7 @@
 /** @file\r
   CPU Features Initialize functions.\r
 \r
-  Copyright (c) 2017, Intel Corporation. All rights reserved.<BR>\r
+  Copyright (c) 2017 - 2018, Intel Corporation. All rights reserved.<BR>\r
   This program and the accompanying materials\r
   are licensed and made available under the terms and conditions of the BSD License\r
   which accompanies this distribution.  The full text of the license may be found at\r
@@ -63,7 +63,7 @@ GetSupportPcd (
   UINT8                  *SupportBitMask;\r
 \r
   SupportBitMask = AllocateCopyPool (\r
-          PcdGetSize (PcdCpuFeaturesSupport), \r
+          PcdGetSize (PcdCpuFeaturesSupport),\r
           PcdGetPtr (PcdCpuFeaturesSupport)\r
           );\r
   ASSERT (SupportBitMask != NULL);\r
@@ -84,7 +84,7 @@ GetConfigurationPcd (
   UINT8                  *SupportBitMask;\r
 \r
   SupportBitMask = AllocateCopyPool (\r
-          PcdGetSize (PcdCpuFeaturesUserConfiguration), \r
+          PcdGetSize (PcdCpuFeaturesUserConfiguration),\r
           PcdGetPtr (PcdCpuFeaturesUserConfiguration)\r
           );\r
   ASSERT (SupportBitMask != NULL);\r
index a25e94a61a0c57e070ab4cbe1925a3922c20f211..2416af225c8349e30741c8a7f7316d72a5b347dd 100644 (file)
@@ -3,9 +3,9 @@
 #\r
 # Timer Library that only uses CPU resources to provide calibrated delays\r
 #  on IA-32, x64, and IPF.\r
-# Note: A driver of type DXE_RUNTIME_DRIVER and DXE_SMM_DRIVER can use this TimerLib \r
-#  in their initialization without any issues. They only have to be careful in \r
-#  the implementation of runtime services and SMI handlers.  \r
+# Note: A driver of type DXE_RUNTIME_DRIVER and DXE_SMM_DRIVER can use this TimerLib\r
+#  in their initialization without any issues. They only have to be careful in\r
+#  the implementation of runtime services and SMI handlers.\r
 #  Because CPU Local APIC and ITC could be programmed by OS, it cannot be\r
 #  used by SMM drivers and runtime drivers, ACPI timer is recommended for SMM\r
 #  drivers and runtime drivers.\r
@@ -13,7 +13,7 @@
 # This library differs with the SecPeiDxeTimerLibCpu library in the MdePkg in\r
 # that it uses the local APIC library so that it supports x2APIC mode.\r
 #\r
-# Copyright (c) 2010 - 2015, Intel Corporation. All rights reserved.<BR>\r
+# Copyright (c) 2010 - 2018, Intel Corporation. All rights reserved.<BR>\r
 #\r
 #  This program and the accompanying materials\r
 #  are licensed and made available under the terms and conditions of the BSD License\r
index da9e4d8191bce0a1554fab61679dcaa62f1fbc4b..0e0d68d0b921a0ab8cad7b5f3dcb725135739f94 100644 (file)
@@ -9,11 +9,11 @@
 // Because CPU Local APIC and ITC could be programmed by OS, it cannot be\r
 // used by SMM drivers and runtime drivers, ACPI timer is recommended for SMM\r
 // drivers and runtime drivers.\r
-// \r
+//\r
 // This library differs with the SecPeiDxeTimerLibCpu library in the MdePkg in\r
 // that it uses the local APIC library so that it supports x2APIC mode.\r
 //\r
-// Copyright (c) 2010 - 2014, Intel Corporation. All rights reserved.<BR>\r
+// Copyright (c) 2010 - 2018, Intel Corporation. All rights reserved.<BR>\r
 //\r
 // This program and the accompanying materials\r
 // are licensed and made available under the terms and conditions of the BSD License\r
index f703d7e4776838a3cacc1e5e149c65f44dd47249..801ebdb1917b98651aa768cfeb3448274187381e 100644 (file)
@@ -2,8 +2,8 @@
   Timer Library functions built upon local APIC on IA32/x64.\r
 \r
   This library uses the local APIC library so that it supports x2APIC mode.\r
-  \r
-  Copyright (c) 2010 - 2015, Intel Corporation. All rights reserved.<BR>\r
+\r
+  Copyright (c) 2010 - 2018, Intel Corporation. All rights reserved.<BR>\r
   This program and the accompanying materials\r
   are licensed and made available under the terms and conditions of the BSD License\r
   which accompanies this distribution.  The full text of the license may be found at\r
index 4c1499939b1b4d0eeb76ca620fadbc12d1b486f6..4f1f67fe4a43c8512e5937fc40b2527bd64d3541 100644 (file)
@@ -1,6 +1,6 @@
 /** @file\r
   SMM CPU misc functions for Ia32 arch specific.\r
-  \r
+\r
 Copyright (c) 2015 - 2018, Intel Corporation. All rights reserved.<BR>\r
 This program and the accompanying materials\r
 are licensed and made available under the terms and conditions of the BSD License\r
@@ -43,7 +43,7 @@ InitializeIDTSmmStackGuard (
 \r
 /**\r
   Initialize Gdt for all processors.\r
-  \r
+\r
   @param[in]   Cr3          CR3 value.\r
   @param[out]  GdtStepSize  The step size for GDT table.\r
 \r
@@ -80,7 +80,7 @@ InitGdt (
     //\r
     // IA32 Stack Guard need use task switch to switch stack that need\r
     // write GDT and TSS, so AllocateCodePages() could not be used here\r
-    // as code pages will be set to RO. \r
+    // as code pages will be set to RO.\r
     //\r
     GdtTssTables = (UINT8*)AllocatePages (EFI_SIZE_TO_PAGES (mGdtBufferSize));\r
     ASSERT (GdtTssTables != NULL);\r
index 17459c790ce54ca845f2e8d1cf5aacf008577687..9cf508a5c7108724e0b30198a731d4867bd0bb11 100644 (file)
@@ -1,7 +1,7 @@
 /** @file\r
 SMM MP service implementation\r
 \r
-Copyright (c) 2009 - 2017, Intel Corporation. All rights reserved.<BR>\r
+Copyright (c) 2009 - 2018, Intel Corporation. All rights reserved.<BR>\r
 Copyright (c) 2017, AMD Incorporated. All rights reserved.<BR>\r
 \r
 This program and the accompanying materials\r
@@ -199,7 +199,7 @@ AllCpusInSmmWithExceptions (
 \r
 /**\r
   Has OS enabled Lmce in the MSR_IA32_MCG_EXT_CTL\r
-  \r
+\r
   @retval TRUE     Os enable lmce.\r
   @retval FALSE    Os not enable lmce.\r
 \r
@@ -228,9 +228,9 @@ IsLmceOsEnabled (
 }\r
 \r
 /**\r
-  Return if Local machine check exception signaled. \r
+  Return if Local machine check exception signaled.\r
 \r
-  Indicates (when set) that a local machine check exception was generated. This indicates that the current machine-check event was \r
+  Indicates (when set) that a local machine check exception was generated. This indicates that the current machine-check event was\r
   delivered to only the logical processor.\r
 \r
   @retval TRUE    LMCE was signaled.\r
@@ -1046,7 +1046,7 @@ CpuSmmDebugEntry (
   )\r
 {\r
   SMRAM_SAVE_STATE_MAP *CpuSaveState;\r
-  \r
+\r
   if (FeaturePcdGet (PcdCpuSmmDebug)) {\r
     ASSERT(CpuIndex < mMaxNumberOfCpus);\r
     CpuSaveState = (SMRAM_SAVE_STATE_MAP *)gSmmCpuPrivate->CpuSaveState[CpuIndex];\r
index 6a5d453242ff43b362451aaa2a94a51066bc225e..b7c3ad31e82cc654fc9fe348624f8f07594d11fd 100644 (file)
@@ -1,6 +1,6 @@
 /** @file\r
   SMM CPU misc functions for x64 arch specific.\r
-  \r
+\r
 Copyright (c) 2015 - 2018, Intel Corporation. All rights reserved.<BR>\r
 This program and the accompanying materials\r
 are licensed and made available under the terms and conditions of the BSD License\r
@@ -40,7 +40,7 @@ InitializeIDTSmmStackGuard (
 \r
 /**\r
   Initialize Gdt for all processors.\r
-  \r
+\r
   @param[in]   Cr3          CR3 value.\r
   @param[out]  GdtStepSize  The step size for GDT table.\r
 \r
index ed41c3807d5cfab2fb01af05ab79b9f2d088160a..1422251a65310b90b5df4fb8ee6d8c757e4f5aa5 100644 (file)
@@ -1,9 +1,9 @@
 ## @file\r
 #  Reset Vector\r
-#  \r
+#\r
 #  This VTF requires build time fixups in order to find the SEC entry point.\r
 #\r
-#  Copyright (c) 2006 - 2014, Intel Corporation. All rights reserved.<BR>\r
+#  Copyright (c) 2006 - 2018, Intel Corporation. All rights reserved.<BR>\r
 #\r
 #  This program and the accompanying materials\r
 #  are licensed and made available under the terms and conditions of the BSD License\r
index 62e71da3d5d9c99825e62faa85a571cad334d3b0..5b6b375330d708229b88788929024aa43fa12583 100644 (file)
@@ -2,7 +2,7 @@
 ; @file\r
 ; Transition from 32 bit flat protected mode into 64 bit flat protected mode\r
 ;\r
-; Copyright (c) 2008 - 2013, Intel Corporation. All rights reserved.<BR>\r
+; Copyright (c) 2008 - 2018, Intel Corporation. All rights reserved.<BR>\r
 ; This program and the accompanying materials\r
 ; are licensed and made available under the terms and conditions of the BSD License\r
 ; which accompanies this distribution.  The full text of the license may be found at\r
@@ -24,7 +24,7 @@ Transition32FlatTo64Flat:
 \r
     mov     eax, cr4\r
     bts     eax, 5                      ; enable PAE\r
-    mov     cr4, eax                    \r
+    mov     cr4, eax\r
 \r
     mov     ecx, 0xc0000080\r
     rdmsr\r
index ebd0910f4a36a6bfbb5b142dff579e2be351a81e..fea21d80667656466d5c4a8b4a212f9d6b40c444 100644 (file)
@@ -2,7 +2,7 @@
 ; @file\r
 ; Serial port debug support macros\r
 ;\r
-; Copyright (c) 2008 - 2009, Intel Corporation. All rights reserved.<BR>\r
+; Copyright (c) 2008 - 2018, Intel Corporation. All rights reserved.<BR>\r
 ; This program and the accompanying materials\r
 ; are licensed and made available under the terms and conditions of the BSD License\r
 ; which accompanies this distribution.  The full text of the license may be found at\r
 BITS    16\r
 \r
 %macro  debugInitialize 0\r
-       jmp     real16InitDebug\r
+  jmp  real16InitDebug\r
 real16InitDebugReturn:\r
 %endmacro\r
 \r
index 858761af245023fc5ec3308e4d7c2daebe6daa9d..86d31b8ee86da357f3b77c680e0a1369a8ec2e28 100644 (file)
@@ -1,7 +1,7 @@
 // /** @file\r
 // UefiCpu Package Localized Strings and Content.\r
 //\r
-// Copyright (c) 2013 - 2014, Intel Corporation. All rights reserved.<BR>\r
+// Copyright (c) 2013 - 2018, Intel Corporation. All rights reserved.<BR>\r
 //\r
 // This program and the accompanying materials are licensed and made available under\r
 // the terms and conditions of the BSD License which accompanies this distribution.\r
@@ -13,8 +13,8 @@
 //\r
 // **/\r
 \r
-#string STR_PROPERTIES_PACKAGE_NAME \r
-#language en-US \r
+#string STR_PROPERTIES_PACKAGE_NAME\r
+#language en-US\r
 "UefiCpu package"\r
 \r
 \r
index d3cb07cd2d03e95bd6c19d0deb6d9b81b1d6610b..28e53ac5d334c2b32ecdb606ec1609965c6901c1 100644 (file)
@@ -118,7 +118,7 @@ typedef union {
     UINT64  CacheDisabled:1;          // 0 = Cached, 1=Non-Cached\r
     UINT64  Accessed:1;               // 0 = Not accessed, 1 = Accessed (set by CPU)\r
     UINT64  Dirty:1;                  // 0 = Not Dirty, 1 = written by processor on access to page\r
-    UINT64  MustBe1:1;                // Must be 1 \r
+    UINT64  MustBe1:1;                // Must be 1\r
     UINT64  Global:1;                 // 0 = Not global page, 1 = global page TLB not cleared on CR3 write\r
     UINT64  Available:3;              // Available for use by system software\r
     UINT64  PAT:1;                    //\r
@@ -142,7 +142,7 @@ typedef union {
     UINT64  CacheDisabled:1;          // 0 = Cached, 1=Non-Cached\r
     UINT64  Accessed:1;               // 0 = Not accessed, 1 = Accessed (set by CPU)\r
     UINT64  Dirty:1;                  // 0 = Not Dirty, 1 = written by processor on access to page\r
-    UINT64  MustBe1:1;                // Must be 1 \r
+    UINT64  MustBe1:1;                // Must be 1\r
     UINT64  Global:1;                 // 0 = Not global page, 1 = global page TLB not cleared on CR3 write\r
     UINT64  Available:3;              // Available for use by system software\r
     UINT64  PAT:1;                    //\r
@@ -177,9 +177,9 @@ typedef struct {
 //\r
 /**\r
   a ASM function to transfer control to OS.\r
-  \r
+\r
   @param  S3WakingVector  The S3 waking up vector saved in ACPI Facs table\r
-  @param  AcpiLowMemoryBase a buffer under 1M which could be used during the transfer             \r
+  @param  AcpiLowMemoryBase a buffer under 1M which could be used during the transfer\r
 **/\r
 typedef\r
 VOID\r
@@ -425,7 +425,7 @@ S3ResumeBootOs (
   }\r
 \r
   //\r
-  // NOTE: Because Debug Timer interrupt and system interrupts will be disabled \r
+  // NOTE: Because Debug Timer interrupt and system interrupts will be disabled\r
   // in BootScriptExecuteDxe, the rest code in S3ResumeBootOs() cannot be halted\r
   // by soft debugger.\r
   //\r
@@ -563,7 +563,7 @@ S3ResumeBootOs (
 \r
 /**\r
   Restore S3 page table because we do not trust ACPINvs content.\r
-  If BootScriptExector driver will not run in 64-bit mode, this function will do nothing. \r
+  If BootScriptExector driver will not run in 64-bit mode, this function will do nothing.\r
 \r
   @param S3NvsPageTableAddress   PageTableAddress in ACPINvs\r
   @param Build4GPageTableOnly    If BIOS just build 4G page table only\r
@@ -611,7 +611,7 @@ RestoreS3PageTables (
     //\r
     PageMap = (PAGE_MAP_AND_DIRECTORY_POINTER *)S3NvsPageTableAddress;\r
     S3NvsPageTableAddress += SIZE_4KB;\r
-    \r
+\r
     Page1GSupport = FALSE;\r
     if (PcdGetBool(PcdUse1GPageTable)) {\r
       AsmCpuid (0x80000000, &RegEax, NULL, NULL, NULL);\r
@@ -622,7 +622,7 @@ RestoreS3PageTables (
         }\r
       }\r
     }\r
-    \r
+\r
     //\r
     // Get physical address bits supported.\r
     //\r
@@ -638,7 +638,7 @@ RestoreS3PageTables (
         PhysicalAddressBits = 36;\r
       }\r
     }\r
-    \r
+\r
     //\r
     // IA-32e paging translates 48-bit linear addresses to 52-bit physical addresses.\r
     //\r
@@ -665,7 +665,7 @@ RestoreS3PageTables (
       NumberOfPml4EntriesNeeded = (UINT32)LShiftU64 (1, (PhysicalAddressBits - 39));\r
       NumberOfPdpEntriesNeeded = 512;\r
     }\r
-    \r
+\r
     PageMapLevel4Entry = PageMap;\r
     PageAddress        = 0;\r
     for (IndexOfPml4Entries = 0; IndexOfPml4Entries < NumberOfPml4EntriesNeeded; IndexOfPml4Entries++, PageMapLevel4Entry++) {\r
@@ -675,7 +675,7 @@ RestoreS3PageTables (
       //\r
       PageDirectoryPointerEntry = (PAGE_MAP_AND_DIRECTORY_POINTER *)S3NvsPageTableAddress;\r
       S3NvsPageTableAddress += SIZE_4KB;\r
-    \r
+\r
       //\r
       // Make a PML4 Entry\r
       //\r
@@ -685,7 +685,7 @@ RestoreS3PageTables (
 \r
       if (Page1GSupport) {\r
         PageDirectory1GEntry = (VOID *) PageDirectoryPointerEntry;\r
-    \r
+\r
         for (IndexOfPageDirectoryEntries = 0; IndexOfPageDirectoryEntries < 512; IndexOfPageDirectoryEntries++, PageDirectory1GEntry++, PageAddress += SIZE_1GB) {\r
           //\r
           // Fill in the Page Directory entries\r
@@ -700,17 +700,17 @@ RestoreS3PageTables (
           //\r
           // Each Directory Pointer entries points to a page of Page Directory entires.\r
           // So allocate space for them and fill them in in the IndexOfPageDirectoryEntries loop.\r
-          //       \r
+          //\r
           PageDirectoryEntry = (PAGE_TABLE_ENTRY *)S3NvsPageTableAddress;\r
           S3NvsPageTableAddress += SIZE_4KB;\r
-    \r
+\r
           //\r
           // Fill in a Page Directory Pointer Entries\r
           //\r
           PageDirectoryPointerEntry->Uint64 = (UINT64)(UINTN)PageDirectoryEntry | AddressEncMask;\r
           PageDirectoryPointerEntry->Bits.ReadWrite = 1;\r
           PageDirectoryPointerEntry->Bits.Present = 1;\r
-    \r
+\r
           for (IndexOfPageDirectoryEntries = 0; IndexOfPageDirectoryEntries < 512; IndexOfPageDirectoryEntries++, PageDirectoryEntry++, PageAddress += SIZE_2MB) {\r
             //\r
             // Fill in the Page Directory entries\r
@@ -725,9 +725,9 @@ RestoreS3PageTables (
     }\r
     return ;\r
   } else {\r
-       //\r
-       // If DXE is running 32-bit mode, no need to establish page table.\r
-       //\r
+    //\r
+    // If DXE is running 32-bit mode, no need to establish page table.\r
+    //\r
     return ;\r
   }\r
 }\r
@@ -770,7 +770,7 @@ S3ResumeExecuteBootScript (
 \r
     //\r
     // Send SMI to APs\r
-    //    \r
+    //\r
     SendSmiIpiAllExcludingSelf ();\r
     //\r
     // Send SMI to BSP\r
@@ -785,13 +785,13 @@ S3ResumeExecuteBootScript (
                               );\r
     if (!EFI_ERROR (Status)) {\r
       DEBUG ((DEBUG_INFO, "Close all SMRAM regions before executing boot script\n"));\r
-  \r
+\r
       for (Index = 0, Status = EFI_SUCCESS; !EFI_ERROR (Status); Index++) {\r
         Status = SmmAccess->Close ((EFI_PEI_SERVICES **)GetPeiServicesTablePointer (), SmmAccess, Index);\r
       }\r
 \r
       DEBUG ((DEBUG_INFO, "Lock all SMRAM regions before executing boot script\n"));\r
-  \r
+\r
       for (Index = 0, Status = EFI_SUCCESS; !EFI_ERROR (Status); Index++) {\r
         Status = SmmAccess->Lock ((EFI_PEI_SERVICES **)GetPeiServicesTablePointer (), SmmAccess, Index);\r
       }\r
@@ -816,12 +816,12 @@ S3ResumeExecuteBootScript (
   if (FeaturePcdGet (PcdFrameworkCompatibilitySupport)) {\r
     //\r
     // On some platform, such as ECP, a dispatch node in boot script table may execute a 32-bit PEIM which may need PeiServices\r
-    // pointer. So PeiServices need preserve in (IDTBase- sizeof (UINTN)). \r
+    // pointer. So PeiServices need preserve in (IDTBase- sizeof (UINTN)).\r
     //\r
     IdtDescriptor = (IA32_DESCRIPTOR *) (UINTN) (AcpiS3Context->IdtrProfile);\r
     //\r
     // Make sure the newly allocated IDT align with 16-bytes\r
-    // \r
+    //\r
     IdtBuffer = AllocatePages (EFI_SIZE_TO_PAGES((IdtDescriptor->Limit + 1) + 16));\r
     if (IdtBuffer == NULL) {\r
       REPORT_STATUS_CODE (\r
@@ -833,7 +833,7 @@ S3ResumeExecuteBootScript (
     //\r
     // Additional 16 bytes allocated to save IA32 IDT descriptor and Pei Service Table Pointer\r
     // IA32 IDT descriptor will be used to setup IA32 IDT table for 32-bit Framework Boot Script code\r
-    // \r
+    //\r
     ZeroMem (IdtBuffer, 16);\r
     AsmReadIdtr ((IA32_DESCRIPTOR *)IdtBuffer);\r
     CopyMem ((VOID*)((UINT8*)IdtBuffer + 16),(VOID*)(IdtDescriptor->Base), (IdtDescriptor->Limit + 1));\r
@@ -874,7 +874,7 @@ S3ResumeExecuteBootScript (
   // Save IDT\r
   //\r
   AsmReadIdtr (&PeiS3ResumeState->Idtr);\r
-  \r
+\r
   //\r
   // Report Status Code to indicate S3 boot script execution\r
   //\r
@@ -1011,7 +1011,7 @@ S3RestoreConfig2 (
   DEBUG (( DEBUG_INFO, "AcpiS3Context = %x\n", AcpiS3Context));\r
   DEBUG (( DEBUG_INFO, "Waking Vector = %x\n", ((EFI_ACPI_2_0_FIRMWARE_ACPI_CONTROL_STRUCTURE *) ((UINTN) (AcpiS3Context->AcpiFacsTable)))->FirmwareWakingVector));\r
   DEBUG (( DEBUG_INFO, "AcpiS3Context->AcpiFacsTable = %x\n", AcpiS3Context->AcpiFacsTable));\r
-  DEBUG (( DEBUG_INFO, "AcpiS3Context->IdtrProfile = %x\n", AcpiS3Context->IdtrProfile));  \r
+  DEBUG (( DEBUG_INFO, "AcpiS3Context->IdtrProfile = %x\n", AcpiS3Context->IdtrProfile));\r
   DEBUG (( DEBUG_INFO, "AcpiS3Context->S3NvsPageTableAddress = %x\n", AcpiS3Context->S3NvsPageTableAddress));\r
   DEBUG (( DEBUG_INFO, "AcpiS3Context->S3DebugBufferAddress = %x\n", AcpiS3Context->S3DebugBufferAddress));\r
   DEBUG (( DEBUG_INFO, "AcpiS3Context->BootScriptStackBase = %x\n", AcpiS3Context->BootScriptStackBase));\r
@@ -1100,7 +1100,7 @@ S3RestoreConfig2 (
       AsmWriteGdtr (&mGdt);\r
       //\r
       // update segment selectors per the new GDT.\r
-      //      \r
+      //\r
       AsmSetDataSelectors (DATA_SEGEMENT_SELECTOR);\r
       //\r
       // Restore interrupt state.\r
@@ -1134,7 +1134,7 @@ S3RestoreConfig2 (
   Main entry for S3 Resume PEIM.\r
 \r
   This routine is to install EFI_PEI_S3_RESUME2_PPI.\r
-  \r
+\r
   @param  FileHandle              Handle of the file being invoked.\r
   @param  PeiServices             Pointer to PEI Services table.\r
 \r
index 0f78a15173cb63281218c744154d0441d829fae8..85c4177ac4c0fa3434a5ca7d949cc840ebb6b16a 100644 (file)
@@ -5,13 +5,13 @@
 // This module will excute the boot script saved during last boot and after that,\r
 // control is passed to OS waking up handler.\r
 //\r
-// Copyright (c) 2010 - 2014, Intel Corporation. All rights reserved.<BR>\r
+// Copyright (c) 2010 - 2018, Intel Corporation. All rights reserved.<BR>\r
 //\r
 // This program and the accompanying materials are\r
 // licensed and made available under the terms and conditions of the BSD License\r
 // which accompanies this distribution.  The full text of the license may be found at\r
 // http://opensource.org/licenses/bsd-license.php\r
-// \r
+//\r
 // THE PROGRAM IS DISTRIBUTED UNDER THE BSD LICENSE ON AN "AS IS" BASIS,\r
 // WITHOUT WARRANTIES OR REPRESENTATIONS OF ANY KIND, EITHER EXPRESS OR IMPLIED.\r
 //\r
index 4d88423149f4202fedfef658fb7ff2b5211914aa..25a380fa0bac868fdaae829ad13763ef8dc1baf4 100644 (file)
@@ -1,7 +1,7 @@
 // /** @file\r
 // S3Resume2Pei Localized Strings and Content\r
 //\r
-// Copyright (c) 2013 - 2014, Intel Corporation. All rights reserved.<BR>\r
+// Copyright (c) 2013 - 2018, Intel Corporation. All rights reserved.<BR>\r
 //\r
 // This program and the accompanying materials are\r
 // licensed and made available under the terms and conditions of the BSD License\r
@@ -13,8 +13,8 @@
 //\r
 // **/\r
 \r
-#string STR_PROPERTIES_MODULE_NAME \r
-#language en-US \r
+#string STR_PROPERTIES_MODULE_NAME\r
+#language en-US\r
 "S3 Resume v2 PEI Module"\r
 \r
 \r