MdeModulePkg/PciBus: Correct typos
authorRay Ni <ray.ni@intel.com>
Tue, 12 Feb 2019 03:39:02 +0000 (11:39 +0800)
committerRay Ni <ray.ni@intel.com>
Thu, 14 Feb 2019 06:56:57 +0000 (14:56 +0800)
Contributed-under: TianoCore Contribution Agreement 1.1
Signed-off-by: Ray Ni <ray.ni@intel.com>
Reviewed-by: Hao Wu <hao.a.wu@intel.com>
20 files changed:
MdeModulePkg/Bus/Pci/PciBusDxe/PciCommand.c
MdeModulePkg/Bus/Pci/PciBusDxe/PciCommand.h
MdeModulePkg/Bus/Pci/PciBusDxe/PciDeviceSupport.c
MdeModulePkg/Bus/Pci/PciBusDxe/PciDeviceSupport.h
MdeModulePkg/Bus/Pci/PciBusDxe/PciDriverOverride.c
MdeModulePkg/Bus/Pci/PciBusDxe/PciDriverOverride.h
MdeModulePkg/Bus/Pci/PciBusDxe/PciEnumerator.h
MdeModulePkg/Bus/Pci/PciBusDxe/PciEnumeratorSupport.c
MdeModulePkg/Bus/Pci/PciBusDxe/PciEnumeratorSupport.h
MdeModulePkg/Bus/Pci/PciBusDxe/PciHotPlugSupport.c
MdeModulePkg/Bus/Pci/PciBusDxe/PciHotPlugSupport.h
MdeModulePkg/Bus/Pci/PciBusDxe/PciIo.c
MdeModulePkg/Bus/Pci/PciBusDxe/PciIo.h
MdeModulePkg/Bus/Pci/PciBusDxe/PciOptionRomSupport.c
MdeModulePkg/Bus/Pci/PciBusDxe/PciOptionRomSupport.h
MdeModulePkg/Bus/Pci/PciBusDxe/PciPowerManagement.c
MdeModulePkg/Bus/Pci/PciBusDxe/PciPowerManagement.h
MdeModulePkg/Bus/Pci/PciBusDxe/PciResourceSupport.c
MdeModulePkg/Bus/Pci/PciBusDxe/PciResourceSupport.h
MdeModulePkg/Bus/Pci/PciBusDxe/PciRomTable.h

index 0bc1fbf..a71868c 100644 (file)
@@ -1,7 +1,7 @@
 /** @file\r
   PCI command register operations supporting functions implementation for PCI Bus module.\r
 \r
-Copyright (c) 2006 - 2015, Intel Corporation. All rights reserved.<BR>\r
+Copyright (c) 2006 - 2019, Intel Corporation. All rights reserved.<BR>\r
 This program and the accompanying materials\r
 are licensed and made available under the terms and conditions of the BSD License\r
 which accompanies this distribution.  The full text of the license may be found at\r
@@ -75,12 +75,12 @@ PciOperateRegister (
 }\r
 \r
 /**\r
-  Check the cpability supporting by given device.\r
+  Check the capability supporting by given device.\r
 \r
   @param PciIoDevice   Pointer to instance of PCI_IO_DEVICE.\r
 \r
-  @retval TRUE         Cpability supportted.\r
-  @retval FALSE        Cpability not supportted.\r
+  @retval TRUE         Capability supported.\r
+  @retval FALSE        Capability not supported.\r
 \r
 **/\r
 BOOLEAN\r
@@ -103,7 +103,7 @@ PciCapabilitySupport (
   @param Offset            A pointer to the offset returned.\r
   @param NextRegBlock      A pointer to the next block returned.\r
 \r
-  @retval EFI_SUCCESS      Successfuly located capability register block.\r
+  @retval EFI_SUCCESS      Successfully located capability register block.\r
   @retval EFI_UNSUPPORTED  Pci device does not support capability.\r
   @retval EFI_NOT_FOUND    Pci device support but can not find register block.\r
 \r
@@ -121,7 +121,7 @@ LocateCapabilityRegBlock (
   UINT8   CapabilityID;\r
 \r
   //\r
-  // To check the cpability of this device supports\r
+  // To check the capability of this device supports\r
   //\r
   if (!PciCapabilitySupport (PciIoDevice)) {\r
     return EFI_UNSUPPORTED;\r
@@ -195,7 +195,7 @@ LocateCapabilityRegBlock (
   @param Offset            A pointer to the offset returned.\r
   @param NextRegBlock      A pointer to the next block returned.\r
 \r
-  @retval EFI_SUCCESS      Successfuly located capability register block.\r
+  @retval EFI_SUCCESS      Successfully located capability register block.\r
   @retval EFI_UNSUPPORTED  Pci device does not support capability.\r
   @retval EFI_NOT_FOUND    Pci device support but can not find register block.\r
 \r
index cc942d0..3e1746b 100644 (file)
@@ -1,7 +1,7 @@
 /** @file\r
   PCI command register operations supporting functions declaration for PCI Bus module.\r
 \r
-Copyright (c) 2006 - 2009, Intel Corporation. All rights reserved.<BR>\r
+Copyright (c) 2006 - 2019, Intel Corporation. All rights reserved.<BR>\r
 This program and the accompanying materials\r
 are licensed and made available under the terms and conditions of the BSD License\r
 which accompanies this distribution.  The full text of the license may be found at\r
@@ -84,12 +84,12 @@ PciOperateRegister (
   );\r
 \r
 /**\r
-  Check the cpability supporting by given device.\r
+  Check the capability supporting by given device.\r
 \r
   @param PciIoDevice   Pointer to instance of PCI_IO_DEVICE.\r
 \r
-  @retval TRUE         Cpability supportted.\r
-  @retval FALSE        Cpability not supportted.\r
+  @retval TRUE         Capability supported.\r
+  @retval FALSE        Capability not supported.\r
 \r
 **/\r
 BOOLEAN\r
@@ -105,7 +105,7 @@ PciCapabilitySupport (
   @param Offset            A pointer to the offset returned.\r
   @param NextRegBlock      A pointer to the next block returned.\r
 \r
-  @retval EFI_SUCCESS      Successfuly located capability register block.\r
+  @retval EFI_SUCCESS      Successfully located capability register block.\r
   @retval EFI_UNSUPPORTED  Pci device does not support capability.\r
   @retval EFI_NOT_FOUND    Pci device support but can not find register block.\r
 \r
@@ -126,7 +126,7 @@ LocateCapabilityRegBlock (
   @param Offset            A pointer to the offset returned.\r
   @param NextRegBlock      A pointer to the next block returned.\r
 \r
-  @retval EFI_SUCCESS      Successfuly located capability register block.\r
+  @retval EFI_SUCCESS      Successfully located capability register block.\r
   @retval EFI_UNSUPPORTED  Pci device does not support capability.\r
   @retval EFI_NOT_FOUND    Pci device support but can not find register block.\r
 \r
@@ -176,7 +176,7 @@ LocatePciExpressCapabilityRegBlock (
         PciOperateRegister (a, b, PCI_COMMAND_OFFSET, EFI_ENABLE_REGISTER, NULL)\r
 \r
 /**\r
-  Macro that disalbes command register.\r
+  Macro that disables command register.\r
 \r
   @param a[in]            Pointer to instance of PCI_IO_DEVICE.\r
   @param b[in]            The disabled value written into command register.\r
@@ -224,7 +224,7 @@ LocatePciExpressCapabilityRegBlock (
         PciOperateRegister (a, b, PCI_BRIDGE_CONTROL_REGISTER_OFFSET, EFI_ENABLE_REGISTER, NULL)\r
 \r
 /**\r
- Macro that disalbes PCI bridge control register.\r
+ Macro that disables PCI bridge control register.\r
 \r
   @param a[in]            Pointer to instance of PCI_IO_DEVICE.\r
   @param b[in]            The disabled value written into command register.\r
index 7fb8e59..7648452 100644 (file)
@@ -1,5 +1,5 @@
 /** @file\r
-  Supporting functions implementaion for PCI devices management.\r
+  Supporting functions implementation for PCI devices management.\r
 \r
 Copyright (c) 2006 - 2019, Intel Corporation. All rights reserved.<BR>\r
 (C) Copyright 2018 Hewlett Packard Enterprise Development LP<BR>\r
@@ -66,7 +66,7 @@ InsertPciDevice (
 }\r
 \r
 /**\r
-  Destroy root bridge and remove it from deivce tree.\r
+  Destroy root bridge and remove it from device tree.\r
 \r
   @param RootBridge     The bridge want to be removed.\r
 \r
@@ -86,7 +86,7 @@ DestroyRootBridge (
 \r
   All direct or indirect allocated resource for this node will be freed.\r
 \r
-  @param PciIoDevice  A pointer to the PCI_IO_DEVICE to be destoried.\r
+  @param PciIoDevice  A pointer to the PCI_IO_DEVICE to be destroyed.\r
 \r
 **/\r
 VOID\r
@@ -155,7 +155,7 @@ DestroyPciDeviceTree (
 \r
   @param  Controller    Root bridge handle.\r
 \r
-  @retval EFI_SUCCESS   Destory all devcie nodes successfully.\r
+  @retval EFI_SUCCESS   Destroy all device nodes successfully.\r
   @retval EFI_NOT_FOUND Cannot find any PCI device under specified\r
                         root bridge.\r
 \r
@@ -824,7 +824,7 @@ StartPciDevices (
 /**\r
   Create root bridge device.\r
 \r
-  @param RootBridgeHandle    Specified root bridge hanle.\r
+  @param RootBridgeHandle    Specified root bridge handle.\r
 \r
   @return The crated root bridge device instance, NULL means no\r
           root bridge device instance created.\r
@@ -937,9 +937,9 @@ GetRootBridgeByHandle (
 }\r
 \r
 /**\r
-  Judege whether Pci device existed.\r
+  Judge whether Pci device existed.\r
 \r
-  @param Bridge       Parent bridege instance.\r
+  @param Bridge       Parent bridge instance.\r
   @param PciIoDevice  Device instance.\r
 \r
   @retval TRUE        Pci device existed.\r
index b45d2a5..686df91 100644 (file)
@@ -1,7 +1,7 @@
 /** @file\r
   Supporting functions declaration for PCI devices management.\r
 \r
-Copyright (c) 2006 - 2018, Intel Corporation. All rights reserved.<BR>\r
+Copyright (c) 2006 - 2019, Intel Corporation. All rights reserved.<BR>\r
 This program and the accompanying materials\r
 are licensed and made available under the terms and conditions of the BSD License\r
 which accompanies this distribution.  The full text of the license may be found at\r
@@ -50,7 +50,7 @@ InsertPciDevice (
   );\r
 \r
 /**\r
-  Destroy root bridge and remove it from deivce tree.\r
+  Destroy root bridge and remove it from device tree.\r
 \r
   @param RootBridge     The bridge want to be removed.\r
 \r
@@ -80,7 +80,7 @@ DestroyPciDeviceTree (
 \r
   @param  Controller    Root bridge handle.\r
 \r
-  @retval EFI_SUCCESS   Destory all devcie nodes successfully.\r
+  @retval EFI_SUCCESS   Destroy all device nodes successfully.\r
   @retval EFI_NOT_FOUND Cannot find any PCI device under specified\r
                         root bridge.\r
 \r
@@ -187,7 +187,7 @@ StartPciDevices (
 /**\r
   Create root bridge device.\r
 \r
-  @param RootBridgeHandle    Specified root bridge hanle.\r
+  @param RootBridgeHandle    Specified root bridge handle.\r
 \r
   @return The crated root bridge device instance, NULL means no\r
           root bridge device instance created.\r
@@ -214,9 +214,9 @@ GetRootBridgeByHandle (
 \r
 \r
 /**\r
-  Judege whether Pci device existed.\r
+  Judge whether Pci device existed.\r
 \r
-  @param Bridge       Parent bridege instance.\r
+  @param Bridge       Parent bridge instance.\r
   @param PciIoDevice  Device instance.\r
 \r
   @retval TRUE        Pci device existed.\r
@@ -261,7 +261,7 @@ LocateVgaDevice (
 \r
   All direct or indirect allocated resource for this node will be freed.\r
 \r
-  @param PciIoDevice  A pointer to the PCI_IO_DEVICE to be destoried.\r
+  @param PciIoDevice  A pointer to the PCI_IO_DEVICE to be destroyed.\r
 \r
 **/\r
 VOID\r
index e8fae17..69d37f7 100644 (file)
@@ -1,7 +1,7 @@
 /** @file\r
-  Functions implementation for Bus Specific Driver Override protoocl.\r
+  Functions implementation for Bus Specific Driver Override protocol.\r
 \r
-Copyright (c) 2006 - 2017, Intel Corporation. All rights reserved.<BR>\r
+Copyright (c) 2006 - 2019, Intel Corporation. All rights reserved.<BR>\r
 This program and the accompanying materials\r
 are licensed and made available under the terms and conditions of the BSD License\r
 which accompanies this distribution.  The full text of the license may be found at\r
index f0679c5..076b80d 100644 (file)
@@ -1,7 +1,7 @@
 /** @file\r
-  Functions declaration for Bus Specific Driver Override protoocl.\r
+  Functions declaration for Bus Specific Driver Override protocol.\r
 \r
-Copyright (c) 2006 - 2017, Intel Corporation. All rights reserved.<BR>\r
+Copyright (c) 2006 - 2019, Intel Corporation. All rights reserved.<BR>\r
 This program and the accompanying materials\r
 are licensed and made available under the terms and conditions of the BSD License\r
 which accompanies this distribution.  The full text of the license may be found at\r
index ed4c875..04cc2b7 100644 (file)
@@ -442,8 +442,8 @@ NotifyPhase (
   @retval EFI_INVALID_PARAMETER    Phase is not a valid phase that is defined in\r
                                    EFI_PCI_CONTROLLER_RESOURCE_ALLOCATION_PHASE.\r
   @retval EFI_DEVICE_ERROR         Programming failed due to a hardware error. The PCI enumerator should\r
-                                    not enumerate this device, including its child devices if it is a PCI-to-PCI\r
-                                    bridge.\r
+                                   not enumerate this device, including its child devices if it is a PCI-to-PCI\r
+                                   bridge.\r
 \r
 **/\r
 EFI_STATUS\r
index cfd291e..9b59e85 100644 (file)
@@ -1,7 +1,7 @@
 /** @file\r
   PCI emumeration support functions implementation for PCI Bus module.\r
 \r
-Copyright (c) 2006 - 2018, Intel Corporation. All rights reserved.<BR>\r
+Copyright (c) 2006 - 2019, Intel Corporation. All rights reserved.<BR>\r
 (C) Copyright 2015 Hewlett Packard Enterprise Development LP<BR>\r
 This program and the accompanying materials\r
 are licensed and made available under the terms and conditions of the BSD License\r
@@ -88,7 +88,7 @@ PciDevicePresent (
   root bridge will then be created.\r
 \r
   @param Bridge         Parent bridge instance.\r
-  @param StartBusNumber Bus number of begining.\r
+  @param StartBusNumber Bus number of beginning.\r
 \r
   @retval EFI_SUCCESS   PCI device is found.\r
   @retval other         Some error occurred when reading PCI bridge information.\r
@@ -208,7 +208,7 @@ PciPciDeviceInfoCollector (
 }\r
 \r
 /**\r
-  Seach required device and create PCI device instance.\r
+  Search required device and create PCI device instance.\r
 \r
   @param Bridge     Parent bridge instance.\r
   @param Pci        Input PCI device information block.\r
@@ -370,14 +370,14 @@ DumpPpbPaddingResource (
 \r
       if (Descriptor->AddrSpaceGranularity == 32) {\r
         //\r
-        // prefechable\r
+        // prefetchable\r
         //\r
         if (Descriptor->SpecificFlag == EFI_ACPI_MEMORY_RESOURCE_SPECIFIC_FLAG_CACHEABLE_PREFETCHABLE) {\r
           Type = PciBarTypePMem32;\r
         }\r
 \r
         //\r
-        // Non-prefechable\r
+        // Non-prefetchable\r
         //\r
         if (Descriptor->SpecificFlag == 0) {\r
           Type = PciBarTypeMem32;\r
@@ -386,14 +386,14 @@ DumpPpbPaddingResource (
 \r
       if (Descriptor->AddrSpaceGranularity == 64) {\r
         //\r
-        // prefechable\r
+        // prefetchable\r
         //\r
         if (Descriptor->SpecificFlag == EFI_ACPI_MEMORY_RESOURCE_SPECIFIC_FLAG_CACHEABLE_PREFETCHABLE) {\r
           Type = PciBarTypePMem64;\r
         }\r
 \r
         //\r
-        // Non-prefechable\r
+        // Non-prefetchable\r
         //\r
         if (Descriptor->SpecificFlag == 0) {\r
           Type = PciBarTypeMem64;\r
@@ -568,7 +568,7 @@ GatherPpbInfo (
     PCI_DISABLE_COMMAND_REGISTER (PciIoDevice, EFI_PCI_COMMAND_BITS_OWNED);\r
 \r
     //\r
-    // Initalize the bridge control register\r
+    // Initialize the bridge control register\r
     //\r
     PCI_DISABLE_BRIDGE_CONTROL_REGISTER (PciIoDevice, EFI_PCI_BRIDGE_CONTROL_BITS_OWNED);\r
 \r
@@ -722,7 +722,7 @@ GatherP2CInfo (
     PCI_DISABLE_COMMAND_REGISTER (PciIoDevice, EFI_PCI_COMMAND_BITS_OWNED);\r
 \r
     //\r
-    // Initalize the bridge control register\r
+    // Initialize the bridge control register\r
     //\r
     PCI_DISABLE_BRIDGE_CONTROL_REGISTER (PciIoDevice, EFI_PCCARD_BRIDGE_CONTROL_BITS_OWNED);\r
   }\r
@@ -746,7 +746,7 @@ GatherP2CInfo (
 }\r
 \r
 /**\r
-  Create device path for pci deivce.\r
+  Create device path for pci device.\r
 \r
   @param ParentDevicePath  Parent bridge's path.\r
   @param PciIoDevice       Pci device instance.\r
@@ -922,7 +922,7 @@ BarExisted (
   @param PciIoDevice      Pci device instance.\r
   @param Command          Input command register value, and\r
                           returned supported register value.\r
-  @param BridgeControl    Inout bridge control value for PPB or P2C, and\r
+  @param BridgeControl    Input bridge control value for PPB or P2C, and\r
                           returned supported bridge control value.\r
   @param OldCommand       Returned and stored old command register offset.\r
   @param OldBridgeControl Returned and stored old Bridge control value for PPB or P2C.\r
@@ -1205,7 +1205,7 @@ DetermineDeviceAttribute (
   EFI_STATUS      Status;\r
 \r
   //\r
-  // For Root Bridge, just copy it by RootBridgeIo proctocol\r
+  // For Root Bridge, just copy it by RootBridgeIo protocol\r
   // so as to keep consistent with the actual attribute\r
   //\r
   if (PciIoDevice->Parent == NULL) {\r
@@ -1282,7 +1282,7 @@ DetermineDeviceAttribute (
       return Status;\r
     }\r
     //\r
-    // Detect Fast Bact to Bact support for the device under the bridge\r
+    // Detect Fast Back to Back support for the device under the bridge\r
     //\r
     Status = GetFastBackToBackSupport (Temp, PCI_PRIMARY_STATUS_OFFSET);\r
     if (FastB2BSupport && EFI_ERROR (Status)) {\r
@@ -1695,7 +1695,7 @@ PciIovParseVfBar (
       }\r
 \r
       //\r
-      // Fix the length to support some spefic 64 bit BAR\r
+      // Fix the length to support some special 64 bit BAR\r
       //\r
       Value |= ((UINT32) -1 << HighBitSet32 (Value));\r
 \r
@@ -1822,7 +1822,7 @@ PciParseBar (
 \r
     }\r
     //\r
-    // Workaround. Some platforms inplement IO bar with 0 length\r
+    // Workaround. Some platforms implement IO bar with 0 length\r
     // Need to treat it as no-bar\r
     //\r
     if (PciIoDevice->PciBar[BarIndex].Length == 0) {\r
@@ -1906,7 +1906,7 @@ PciParseBar (
       }\r
 \r
       //\r
-      // Fix the length to support some spefic 64 bit BAR\r
+      // Fix the length to support some special 64 bit BAR\r
       //\r
       if (Value == 0) {\r
         DEBUG ((EFI_D_INFO, "[PciBus]BAR probing for upper 32bit of MEM64 BAR returns 0, change to 0xFFFFFFFF.\n"));\r
@@ -1987,7 +1987,7 @@ InitializePciDevice (
   //\r
   // Put all the resource apertures\r
   // Resource base is set to all ones so as to indicate its resource\r
-  // has not been alloacted\r
+  // has not been allocated\r
   //\r
   for (Offset = 0x10; Offset <= 0x24; Offset += sizeof (UINT32)) {\r
     PciIo->Pci.Write (PciIo, EfiPciIoWidthUint32, Offset, 1, &gAllOne);\r
@@ -2077,10 +2077,10 @@ InitializeP2C (
 }\r
 \r
 /**\r
-  Create and initiliaze general PCI I/O device instance for\r
+  Create and initialize general PCI I/O device instance for\r
   PCI device/bridge device/hotplug bridge device.\r
 \r
-  @param PciRootBridgeIo   Pointer to instance of EFI_PCI_ROOT_BRIDGE_IO_PROTOCOL.\r
+  @param Bridge            Parent bridge instance.\r
   @param Pci               Input Pci information block.\r
   @param Bus               Device Bus NO.\r
   @param Device            Device device NO.\r
@@ -2443,7 +2443,7 @@ PciEnumeratorLight (
     }\r
 \r
     //\r
-    // Record the root bridgeio protocol\r
+    // Record the root bridge-io protocol\r
     //\r
     RootBridgeDev->PciRootBridgeIo = PciRootBridgeIo;\r
 \r
@@ -2476,7 +2476,7 @@ PciEnumeratorLight (
     } else {\r
 \r
       //\r
-      // If unsuccessly, destroy the entire node\r
+      // If unsuccessfully, destroy the entire node\r
       //\r
       DestroyRootBridge (RootBridgeDev);\r
     }\r
index 42306e9..b51a870 100644 (file)
@@ -1,7 +1,7 @@
 /** @file\r
-  PCI emumeration support functions declaration for PCI Bus module.\r
+  PCI enumeration support functions declaration for PCI Bus module.\r
 \r
-Copyright (c) 2006 - 2015, Intel Corporation. All rights reserved.<BR>\r
+Copyright (c) 2006 - 2019, Intel Corporation. All rights reserved.<BR>\r
 This program and the accompanying materials\r
 are licensed and made available under the terms and conditions of the BSD License\r
 which accompanies this distribution.  The full text of the license may be found at\r
@@ -44,7 +44,7 @@ PciDevicePresent (
   root bridge will then be created.\r
 \r
   @param Bridge         Parent bridge instance.\r
-  @param StartBusNumber Bus number of begining.\r
+  @param StartBusNumber Bus number of beginning.\r
 \r
   @retval EFI_SUCCESS   PCI device is found.\r
   @retval other         Some error occurred when reading PCI bridge information.\r
@@ -57,7 +57,7 @@ PciPciDeviceInfoCollector (
   );\r
 \r
 /**\r
-  Seach required device and create PCI device instance.\r
+  Search required device and create PCI device instance.\r
 \r
   @param Bridge     Parent bridge instance.\r
   @param Pci        Input PCI device information block.\r
@@ -144,12 +144,12 @@ GatherP2CInfo (
   );\r
 \r
 /**\r
-  Create device path for pci deivce.\r
+  Create device path for pci device.\r
 \r
   @param ParentDevicePath  Parent bridge's path.\r
   @param PciIoDevice       Pci device instance.\r
 \r
-  @return device path protocol instance for specific pci device.\r
+  @return Device path protocol instance for specific pci device.\r
 \r
 **/\r
 EFI_DEVICE_PATH_PROTOCOL *\r
@@ -204,7 +204,7 @@ BarExisted (
   @param PciIoDevice      Pci device instance.\r
   @param Command          Input command register value, and\r
                           returned supported register value.\r
-  @param BridgeControl    Inout bridge control value for PPB or P2C, and\r
+  @param BridgeControl    Input bridge control value for PPB or P2C, and\r
                           returned supported bridge control value.\r
   @param OldCommand       Returned and stored old command register offset.\r
   @param OldBridgeControl Returned and stored old Bridge control value for PPB or P2C.\r
@@ -361,7 +361,7 @@ InitializeP2C (
   );\r
 \r
 /**\r
-  Create and initiliaze general PCI I/O device instance for\r
+  Create and initialize general PCI I/O device instance for\r
   PCI device/bridge device/hotplug bridge device.\r
 \r
   @param Bridge            Parent bridge instance.\r
index 73bcd32..316c15d 100644 (file)
@@ -1,7 +1,7 @@
 /** @file\r
   PCI Hot Plug support functions implementation for PCI Bus module..\r
 \r
-Copyright (c) 2006 - 2010, Intel Corporation. All rights reserved.<BR>\r
+Copyright (c) 2006 - 2019, Intel Corporation. All rights reserved.<BR>\r
 This program and the accompanying materials\r
 are licensed and made available under the terms and conditions of the BSD License\r
 which accompanies this distribution.  The full text of the license may be found at\r
@@ -41,7 +41,7 @@ PciHPCInitialized (
 }\r
 \r
 /**\r
-  Compare two device pathes to check if they are exactly same.\r
+  Compare two device paths to check if they are exactly same.\r
 \r
   @param DevicePath1    A pointer to the first device path data structure.\r
   @param DevicePath2    A pointer to the second device path data structure.\r
@@ -81,7 +81,7 @@ EfiCompareDevicePath (
   private data structure.\r
 \r
   @retval EFI_SUCCESS           They are same.\r
-  @retval EFI_UNSUPPORTED       No PCI Hot Plug controler on the platform.\r
+  @retval EFI_UNSUPPORTED       No PCI Hot Plug controller on the platform.\r
   @retval EFI_OUT_OF_RESOURCES  No memory to constructor root hot plug private\r
                                 data structure.\r
 \r
@@ -137,7 +137,7 @@ InitializeHotPlugSupport (
 \r
   @param HpbDevicePath  A pointer to device path data structure to be tested.\r
   @param HpIndex        If HpIndex is not NULL, return the index of root hot\r
-                        plug in global array when TRUE is retuned.\r
+                        plug in global array when TRUE is returned.\r
 \r
   @retval TRUE          The device path is for root pci hot plug bus.\r
   @retval FALSE         The device path is not for root pci hot plug bus.\r
@@ -171,7 +171,7 @@ IsRootPciHotPlugBus (
 \r
   @param HpcDevicePath  A pointer to device path data structure to be tested.\r
   @param HpIndex        If HpIndex is not NULL, return the index of root hot\r
-                        plug in global array when TRUE is retuned.\r
+                        plug in global array when TRUE is returned.\r
 \r
   @retval TRUE          The device path is for root pci hot plug controller.\r
   @retval FALSE         The device path is not for root pci hot plug controller.\r
@@ -204,9 +204,9 @@ IsRootPciHotPlugController (
   Creating event object for PCI Hot Plug controller.\r
 \r
   @param  HpIndex   Index of hot plug device in global array.\r
-  @param  Event     The retuned event that invoke this function.\r
+  @param  Event     The returned event that invoke this function.\r
 \r
-  @return Status of create event invoken.\r
+  @return Status of create event.\r
 \r
 **/\r
 EFI_STATUS\r
@@ -328,7 +328,7 @@ IsSHPC (
 \r
   @param[in] PciIoDevice  The device being checked.\r
 \r
-  @retval TRUE   PciIoDevice is a PCIe port that accepts a hotplugged device.\r
+  @retval TRUE   PciIoDevice is a PCIe port that accepts a hot-plugged device.\r
   @retval FALSE  Otherwise.\r
 \r
 **/\r
index a285d94..e8f7f67 100644 (file)
@@ -1,7 +1,7 @@
 /** @file\r
   PCI Hot Plug support functions declaration for PCI Bus module.\r
 \r
-Copyright (c) 2006 - 2010, Intel Corporation. All rights reserved.<BR>\r
+Copyright (c) 2006 - 2019, Intel Corporation. All rights reserved.<BR>\r
 This program and the accompanying materials\r
 are licensed and made available under the terms and conditions of the BSD License\r
 which accompanies this distribution.  The full text of the license may be found at\r
@@ -31,7 +31,7 @@ typedef struct {
 } ROOT_HPC_DATA;\r
 \r
 //\r
-// Reference of some global variabes\r
+// Reference of some global variables\r
 //\r
 extern EFI_PCI_HOT_PLUG_INIT_PROTOCOL *gPciHotPlugInit;\r
 extern EFI_HPC_LOCATION               *gPciRootHpcPool;\r
@@ -52,7 +52,7 @@ PciHPCInitialized (
   );\r
 \r
 /**\r
-  Compare two device pathes to check if they are exactly same.\r
+  Compare two device paths to check if they are exactly same.\r
 \r
   @param DevicePath1    A pointer to the first device path data structure.\r
   @param DevicePath2    A pointer to the second device path data structure.\r
@@ -75,7 +75,7 @@ EfiCompareDevicePath (
   private data structure.\r
 \r
   @retval EFI_SUCCESS           They are same.\r
-  @retval EFI_UNSUPPORTED       No PCI Hot Plug controler on the platform.\r
+  @retval EFI_UNSUPPORTED       No PCI Hot Plug controller on the platform.\r
   @retval EFI_OUT_OF_RESOURCES  No memory to constructor root hot plug private\r
                                 data structure.\r
 \r
@@ -104,7 +104,7 @@ IsPciHotPlugBus (
 \r
   @param HpbDevicePath  A pointer to device path data structure to be tested.\r
   @param HpIndex        If HpIndex is not NULL, return the index of root hot\r
-                        plug in global array when TRUE is retuned.\r
+                        plug in global array when TRUE is returned.\r
 \r
   @retval TRUE          The device path is for root pci hot plug bus.\r
   @retval FALSE         The device path is not for root pci hot plug bus.\r
@@ -121,7 +121,7 @@ IsRootPciHotPlugBus (
 \r
   @param HpcDevicePath  A pointer to device path data structure to be tested.\r
   @param HpIndex        If HpIndex is not NULL, return the index of root hot\r
-                        plug in global array when TRUE is retuned.\r
+                        plug in global array when TRUE is returned.\r
 \r
   @retval TRUE          The device path is for root pci hot plug controller.\r
   @retval FALSE         The device path is not for root pci hot plug controller.\r
@@ -137,9 +137,9 @@ IsRootPciHotPlugController (
   Creating event object for PCI Hot Plug controller.\r
 \r
   @param  HpIndex   Index of hot plug device in global array.\r
-  @param  Event     The retuned event that invoke this function.\r
+  @param  Event     The returned event that invoke this function.\r
 \r
-  @return Status of create event invoken.\r
+  @return Status of create event.\r
 \r
 **/\r
 EFI_STATUS\r
@@ -188,7 +188,7 @@ IsSHPC (
 \r
   @param[in] PciIoDevice  The device being checked.\r
 \r
-  @retval TRUE   PciIoDevice is a PCIe port that accepts a hotplugged device.\r
+  @retval TRUE   PciIoDevice is a PCIe port that accepts a hot-plugged device.\r
   @retval FALSE  Otherwise.\r
 \r
 **/\r
index 2a4f66a..a197bbc 100644 (file)
@@ -1,7 +1,7 @@
 /** @file\r
   EFI PCI IO protocol functions implementation for PCI Bus module.\r
 \r
-Copyright (c) 2006 - 2018, Intel Corporation. All rights reserved.<BR>\r
+Copyright (c) 2006 - 2019, Intel Corporation. All rights reserved.<BR>\r
 This program and the accompanying materials\r
 are licensed and made available under the terms and conditions of the BSD License\r
 which accompanies this distribution.  The full text of the license may be found at\r
@@ -1316,7 +1316,7 @@ CheckBarType (
   @param  Operation    Set or Disable.\r
 \r
   @retval  EFI_UNSUPPORTED  If root bridge does not support change attribute.\r
-  @retval  EFI_SUCCESS      Successfully set new attributs.\r
+  @retval  EFI_SUCCESS      Successfully set new attributes.\r
 \r
 **/\r
 EFI_STATUS\r
@@ -1419,7 +1419,7 @@ SupportPaletteSnoopAttributes (
 \r
   if (Temp == NULL) {\r
     //\r
-    // If there is no VGA device on the segement, set\r
+    // If there is no VGA device on the segment, set\r
     // this graphics card to decode the palette range\r
     //\r
     return EFI_SUCCESS;\r
@@ -1588,7 +1588,7 @@ PciIoAttributes (
   //\r
   // Just a trick for ENABLE attribute\r
   // EFI_PCI_DEVICE_ENABLE is not defined in UEFI spec, which is the internal usage.\r
-  // So, this logic doesn't confrom to UEFI spec, which should be removed.\r
+  // So, this logic doesn't conform to UEFI spec, which should be removed.\r
   // But this trick logic is still kept for some binary drivers that depend on it.\r
   //\r
   if ((Attributes & EFI_PCI_DEVICE_ENABLE) == EFI_PCI_DEVICE_ENABLE) {\r
@@ -1725,7 +1725,7 @@ PciIoAttributes (
     Command |= EFI_PCI_COMMAND_BUS_MASTER;\r
   }\r
   //\r
-  // The upstream bridge should be also set to revelant attribute\r
+  // The upstream bridge should be also set to relevant attribute\r
   // expect for IO, Mem and BusMaster\r
   //\r
   UpStreamAttributes = Attributes &\r
@@ -1911,7 +1911,7 @@ PciIoGetBarAttributes (
 \r
     case PciBarTypePMem32:\r
       //\r
-      // prefechable\r
+      // prefetchable\r
       //\r
       Descriptor->SpecificFlag = EFI_ACPI_MEMORY_RESOURCE_SPECIFIC_FLAG_CACHEABLE_PREFETCHABLE;\r
       //\r
@@ -1930,7 +1930,7 @@ PciIoGetBarAttributes (
 \r
     case PciBarTypePMem64:\r
       //\r
-      // prefechable\r
+      // prefetchable\r
       //\r
       Descriptor->SpecificFlag = EFI_ACPI_MEMORY_RESOURCE_SPECIFIC_FLAG_CACHEABLE_PREFETCHABLE;\r
       //\r
@@ -2042,7 +2042,7 @@ PciIoSetBarAttributes (
     return EFI_UNSUPPORTED;\r
   }\r
   //\r
-  // Attributes must be supported.  Make sure the BAR range describd by BarIndex, Offset, and\r
+  // Attributes must be supported.  Make sure the BAR range described by BarIndex, Offset, and\r
   // Length are valid for this PCI device.\r
   //\r
   NonRelativeOffset = *Offset;\r
index 69e7c32..c88b19a 100644 (file)
@@ -1,7 +1,7 @@
 /** @file\r
   EFI PCI IO protocol functions declaration for PCI Bus module.\r
 \r
-Copyright (c) 2006 - 2017, Intel Corporation. All rights reserved.<BR>\r
+Copyright (c) 2006 - 2019, Intel Corporation. All rights reserved.<BR>\r
 This program and the accompanying materials\r
 are licensed and made available under the terms and conditions of the BSD License\r
 which accompanies this distribution.  The full text of the license may be found at\r
@@ -527,7 +527,7 @@ CheckBarType (
   @param  Operation    Set or Disable.\r
 \r
   @retval  EFI_UNSUPPORTED  If root bridge does not support change attribute.\r
-  @retval  EFI_SUCCESS      Successfully set new attributs.\r
+  @retval  EFI_SUCCESS      Successfully set new attributes.\r
 \r
 **/\r
 EFI_STATUS\r
index aa31447..c75ef1a 100644 (file)
@@ -1,7 +1,7 @@
 /** @file\r
   PCI Rom supporting funtions implementation for PCI Bus module.\r
 \r
-Copyright (c) 2006 - 2018, Intel Corporation. All rights reserved.<BR>\r
+Copyright (c) 2006 - 2019, Intel Corporation. All rights reserved.<BR>\r
 This program and the accompanying materials\r
 are licensed and made available under the terms and conditions of the BSD License\r
 which accompanies this distribution.  The full text of the license may be found at\r
@@ -604,7 +604,7 @@ RomDecode (
     //\r
     // Programe all upstream bridge\r
     //\r
-    ProgrameUpstreamBridgeForRom(PciDevice, RomBar, TRUE);\r
+    ProgramUpstreamBridgeForRom (PciDevice, RomBar, TRUE);\r
 \r
     //\r
     // Setting the memory space bit in the function's command register\r
@@ -621,7 +621,7 @@ RomDecode (
     //\r
     // Destroy the programmed bar in all the upstream bridge.\r
     //\r
-    ProgrameUpstreamBridgeForRom(PciDevice, RomBar, FALSE);\r
+    ProgramUpstreamBridgeForRom (PciDevice, RomBar, FALSE);\r
 \r
     //\r
     // disable rom decode\r
index 25f78a4..f51e6b5 100644 (file)
@@ -1,7 +1,7 @@
 /** @file\r
-  PCI Rom supporting funtions declaration for PCI Bus module.\r
+  PCI Rom supporting functions declaration for PCI Bus module.\r
 \r
-Copyright (c) 2006 - 2015, Intel Corporation. All rights reserved.<BR>\r
+Copyright (c) 2006 - 2019, Intel Corporation. All rights reserved.<BR>\r
 This program and the accompanying materials\r
 are licensed and made available under the terms and conditions of the BSD License\r
 which accompanies this distribution.  The full text of the license may be found at\r
index ab655e7..3043f3c 100644 (file)
@@ -1,7 +1,7 @@
 /** @file\r
-  Power management support fucntions implementation for PCI Bus module.\r
+  Power management support functions implementation for PCI Bus module.\r
 \r
-Copyright (c) 2006 - 2012, Intel Corporation. All rights reserved.<BR>\r
+Copyright (c) 2006 - 2019, Intel Corporation. All rights reserved.<BR>\r
 This program and the accompanying materials\r
 are licensed and made available under the terms and conditions of the BSD License\r
 which accompanies this distribution.  The full text of the license may be found at\r
index 45ba59f..f9ea9f9 100644 (file)
@@ -1,7 +1,7 @@
 /** @file\r
-  Power management support fucntions delaration for PCI Bus module.\r
+  Power management support functions declaration for PCI Bus module.\r
 \r
-Copyright (c) 2006 - 2009, Intel Corporation. All rights reserved.<BR>\r
+Copyright (c) 2006 - 2019, Intel Corporation. All rights reserved.<BR>\r
 This program and the accompanying materials\r
 are licensed and made available under the terms and conditions of the BSD License\r
 which accompanies this distribution.  The full text of the license may be found at\r
index d3cbefb..f5ae3d8 100644 (file)
@@ -1,7 +1,7 @@
 /** @file\r
-  PCI resouces support functions implemntation for PCI Bus module.\r
+  PCI resources support functions implementation for PCI Bus module.\r
 \r
-Copyright (c) 2006 - 2018, Intel Corporation. All rights reserved.<BR>\r
+Copyright (c) 2006 - 2019, Intel Corporation. All rights reserved.<BR>\r
 This program and the accompanying materials\r
 are licensed and made available under the terms and conditions of the BSD License\r
 which accompanies this distribution.  The full text of the license may be found at\r
@@ -134,11 +134,11 @@ InsertResourceNode (
 \r
 /**\r
   This routine is used to merge two different resource trees in need of\r
-  resoure degradation.\r
+  resource degradation.\r
 \r
   For example, if an upstream PPB doesn't support,\r
   prefetchable memory decoding, the PCI bus driver will choose to call this function\r
-  to merge prefectchable memory resource list into normal memory list.\r
+  to merge prefetchable memory resource list into normal memory list.\r
 \r
   If the TypeMerge is TRUE, Res resource type is changed to the type of destination resource\r
   type.\r
@@ -335,7 +335,7 @@ CalculateApertureIo16 (
   This function is used to calculate the resource aperture\r
   for a given bridge device.\r
 \r
-  @param Bridge      PCI resouce node for given bridge device.\r
+  @param Bridge      PCI resource node for given bridge device.\r
 \r
 **/\r
 VOID\r
@@ -413,7 +413,7 @@ CalculateResourceAperture (
 }\r
 \r
 /**\r
-  Get IO/Memory resource infor for given PCI device.\r
+  Get IO/Memory resource info for given PCI device.\r
 \r
   @param PciDev     Pci device instance.\r
   @param IoNode     Resource info node for IO .\r
@@ -832,7 +832,7 @@ CreateResourceMap (
                        );\r
 \r
       //\r
-      // Recursively create resouce map on this bridge\r
+      // Recursively create resource map on this bridge\r
       //\r
       CreateResourceMap (\r
         Temp,\r
@@ -1195,10 +1195,10 @@ BridgeSupportResourceDecode (
   This function is used to program the resource allocated\r
   for each resource node under specified bridge.\r
 \r
-  @param Base     Base address of resource to be progammed.\r
+  @param Base     Base address of resource to be programmed.\r
   @param Bridge   PCI resource node for the bridge device.\r
 \r
-  @retval EFI_SUCCESS            Successfully to program all resouces\r
+  @retval EFI_SUCCESS            Successfully to program all resources\r
                                  on given PCI bridge device.\r
   @retval EFI_OUT_OF_RESOURCES   Base is all one.\r
 \r
@@ -1257,8 +1257,8 @@ ProgramResource (
 /**\r
   Program Bar register for PCI device.\r
 \r
-  @param Base  Base address for PCI device resource to be progammed.\r
-  @param Node  Point to resoure node structure.\r
+  @param Base  Base address for PCI device resource to be programmed.\r
+  @param Node  Point to resource node structure.\r
 \r
 **/\r
 VOID\r
@@ -1354,8 +1354,8 @@ ProgramBar (
 /**\r
   Program IOV VF Bar register for PCI device.\r
 \r
-  @param Base  Base address for PCI device resource to be progammed.\r
-  @param Node  Point to resoure node structure.\r
+  @param Base  Base address for PCI device resource to be programmed.\r
+  @param Node  Point to resource node structure.\r
 \r
 **/\r
 EFI_STATUS\r
@@ -1438,10 +1438,10 @@ ProgramVfBar (
 }\r
 \r
 /**\r
-  Program PCI-PCI bridge apperture.\r
+  Program PCI-PCI bridge aperture.\r
 \r
   @param Base  Base address for resource.\r
-  @param Node  Point to resoure node structure.\r
+  @param Node  Point to resource node structure.\r
 \r
 **/\r
 VOID\r
@@ -1457,7 +1457,7 @@ ProgramPpbApperture (
   Address = 0;\r
   //\r
   // If no device resource of this PPB, return anyway\r
-  // Apperture is set default in the initialization code\r
+  // Aperture is set default in the initialization code\r
   //\r
   if (Node->Length == 0 || Node->ResourceUsage == PciResUsagePadding) {\r
     //\r
@@ -1649,13 +1649,13 @@ ProgramPpbApperture (
 /**\r
   Program parent bridge for Option Rom.\r
 \r
-  @param PciDevice      Pci deivce instance.\r
-  @param OptionRomBase  Base address for Optiona Rom.\r
+  @param PciDevice      Pci device instance.\r
+  @param OptionRomBase  Base address for Option Rom.\r
   @param Enable         Enable or disable PCI memory.\r
 \r
 **/\r
 VOID\r
-ProgrameUpstreamBridgeForRom (\r
+ProgramUpstreamBridgeForRom (\r
   IN PCI_IO_DEVICE   *PciDevice,\r
   IN UINT32          OptionRomBase,\r
   IN BOOLEAN         Enable\r
@@ -1682,7 +1682,7 @@ ProgrameUpstreamBridgeForRom (
     Node.Offset     = 0;\r
 \r
     //\r
-    // Program PPB to only open a single <= 16MB apperture\r
+    // Program PPB to only open a single <= 16MB aperture\r
     //\r
     if (Enable) {\r
       //\r
@@ -1763,7 +1763,7 @@ InitializeResourcePool (
 }\r
 \r
 /**\r
-  Destory given resource tree.\r
+  Destroy given resource tree.\r
 \r
   @param Bridge  PCI resource root node of resource tree.\r
 \r
@@ -1820,7 +1820,7 @@ ResourcePaddingForCardBusBridge (
 \r
   //\r
   // Memory Base/Limit Register 0\r
-  // Bar 1 denodes memory range 0\r
+  // Bar 1 decodes memory range 0\r
   //\r
   Node = CreateResourceNode (\r
            PciDev,\r
@@ -1838,7 +1838,7 @@ ResourcePaddingForCardBusBridge (
 \r
   //\r
   // Memory Base/Limit Register 1\r
-  // Bar 2 denodes memory range1\r
+  // Bar 2 decodes memory range1\r
   //\r
   Node = CreateResourceNode (\r
            PciDev,\r
@@ -1856,7 +1856,7 @@ ResourcePaddingForCardBusBridge (
 \r
   //\r
   // Io Base/Limit\r
-  // Bar 3 denodes io range 0\r
+  // Bar 3 decodes io range 0\r
   //\r
   Node = CreateResourceNode (\r
            PciDev,\r
@@ -1874,7 +1874,7 @@ ResourcePaddingForCardBusBridge (
 \r
   //\r
   // Io Base/Limit\r
-  // Bar 4 denodes io range 0\r
+  // Bar 4 decodes io range 0\r
   //\r
   Node = CreateResourceNode (\r
            PciDev,\r
@@ -1978,7 +1978,7 @@ ProgramP2C (
 \r
     } else {\r
       //\r
-      // Set pre-fetchable bit\r
+      // Set prefetchable bit\r
       //\r
       PciIo->Pci.Read (\r
                    PciIo,\r
@@ -2048,7 +2048,7 @@ ProgramP2C (
     } else {\r
 \r
       //\r
-      // Set pre-fetchable bit\r
+      // Set prefetchable bit\r
       //\r
       PciIo->Pci.Read (\r
                    PciIo,\r
@@ -2181,7 +2181,7 @@ ApplyResourcePadding (
       if (Ptr->AddrSpaceGranularity == 32) {\r
 \r
         //\r
-        // prefechable\r
+        // prefetchable\r
         //\r
         if (Ptr->SpecificFlag == 0x6) {\r
           if (Ptr->AddrLen != 0) {\r
@@ -2204,7 +2204,7 @@ ApplyResourcePadding (
         }\r
 \r
         //\r
-        // Non-prefechable\r
+        // Non-prefetchable\r
         //\r
         if (Ptr->SpecificFlag == 0) {\r
           if (Ptr->AddrLen != 0) {\r
@@ -2230,7 +2230,7 @@ ApplyResourcePadding (
       if (Ptr->AddrSpaceGranularity == 64) {\r
 \r
         //\r
-        // prefechable\r
+        // prefetchable\r
         //\r
         if (Ptr->SpecificFlag == 0x6) {\r
           if (Ptr->AddrLen != 0) {\r
@@ -2253,7 +2253,7 @@ ApplyResourcePadding (
         }\r
 \r
         //\r
-        // Non-prefechable\r
+        // Non-prefetchable\r
         //\r
         if (Ptr->SpecificFlag == 0) {\r
           if (Ptr->AddrLen != 0) {\r
index 763ddbc..d3c1204 100644 (file)
@@ -1,7 +1,7 @@
 /** @file\r
-  PCI resouces support functions declaration for PCI Bus module.\r
+  PCI resources support functions declaration for PCI Bus module.\r
 \r
-Copyright (c) 2006 - 2011, Intel Corporation. All rights reserved.<BR>\r
+Copyright (c) 2006 - 2019, Intel Corporation. All rights reserved.<BR>\r
 This program and the accompanying materials\r
 are licensed and made available under the terms and conditions of the BSD License\r
 which accompanies this distribution.  The full text of the license may be found at\r
@@ -82,11 +82,11 @@ InsertResourceNode (
 \r
 /**\r
   This routine is used to merge two different resource trees in need of\r
-  resoure degradation.\r
+  resource degradation.\r
 \r
   For example, if an upstream PPB doesn't support,\r
   prefetchable memory decoding, the PCI bus driver will choose to call this function\r
-  to merge prefectchable memory resource list into normal memory list.\r
+  to merge prefetchable memory resource list into normal memory list.\r
 \r
   If the TypeMerge is TRUE, Res resource type is changed to the type of destination resource\r
   type.\r
@@ -121,7 +121,7 @@ CalculateApertureIo16 (
   This function is used to calculate the resource aperture\r
   for a given bridge device.\r
 \r
-  @param Bridge      PCI resouce node for given bridge device.\r
+  @param Bridge      PCI resource node for given bridge device.\r
 \r
 **/\r
 VOID\r
@@ -130,7 +130,7 @@ CalculateResourceAperture (
   );\r
 \r
 /**\r
-  Get IO/Memory resource infor for given PCI device.\r
+  Get IO/Memory resource info for given PCI device.\r
 \r
   @param PciDev     Pci device instance.\r
   @param IoNode     Resource info node for IO .\r
@@ -175,8 +175,7 @@ CreateResourceNode (
   );\r
 \r
 /**\r
-  This function is used to extract resource request from\r
-  IOV VF device node list.\r
+  This function is used to create a IOV VF resource node.\r
 \r
   @param PciDev       Pci device instance.\r
   @param Length       Length of Io/Memory resource.\r
@@ -185,7 +184,7 @@ CreateResourceNode (
   @param ResType      Type of resource: IO/Memory.\r
   @param ResUsage     Resource usage.\r
 \r
-  @return PCI resource node created for given PCI device.\r
+  @return PCI resource node created for given VF PCI device.\r
           NULL means PCI resource node is not created.\r
 \r
 **/\r
@@ -285,10 +284,10 @@ BridgeSupportResourceDecode (
   This function is used to program the resource allocated\r
   for each resource node under specified bridge.\r
 \r
-  @param Base     Base address of resource to be progammed.\r
+  @param Base     Base address of resource to be programmed.\r
   @param Bridge   PCI resource node for the bridge device.\r
 \r
-  @retval EFI_SUCCESS            Successfully to program all resouces\r
+  @retval EFI_SUCCESS            Successfully to program all resources\r
                                  on given PCI bridge device.\r
   @retval EFI_OUT_OF_RESOURCES   Base is all one.\r
 \r
@@ -302,8 +301,8 @@ ProgramResource (
 /**\r
   Program Bar register for PCI device.\r
 \r
-  @param Base  Base address for PCI device resource to be progammed.\r
-  @param Node  Point to resoure node structure.\r
+  @param Base  Base address for PCI device resource to be programmed.\r
+  @param Node  Point to resource node structure.\r
 \r
 **/\r
 VOID\r
@@ -315,8 +314,8 @@ ProgramBar (
 /**\r
   Program IOV VF Bar register for PCI device.\r
 \r
-  @param Base  Base address for PCI device resource to be progammed.\r
-  @param Node  Point to resoure node structure.\r
+  @param Base  Base address for PCI device resource to be programmed.\r
+  @param Node  Point to resource node structure.\r
 \r
 **/\r
 EFI_STATUS\r
@@ -326,10 +325,10 @@ ProgramVfBar (
   );\r
 \r
 /**\r
-  Program PCI-PCI bridge apperture.\r
+  Program PCI-PCI bridge aperture.\r
 \r
   @param Base  Base address for resource.\r
-  @param Node  Point to resoure node structure.\r
+  @param Node  Point to resource node structure.\r
 \r
 **/\r
 VOID\r
@@ -341,13 +340,13 @@ ProgramPpbApperture (
 /**\r
   Program parent bridge for Option Rom.\r
 \r
-  @param PciDevice      Pci deivce instance.\r
-  @param OptionRomBase  Base address for Optiona Rom.\r
+  @param PciDevice      Pci device instance.\r
+  @param OptionRomBase  Base address for Option Rom.\r
   @param Enable         Enable or disable PCI memory.\r
 \r
 **/\r
 VOID\r
-ProgrameUpstreamBridgeForRom (\r
+ProgramUpstreamBridgeForRom (\r
   IN PCI_IO_DEVICE   *PciDevice,\r
   IN UINT32          OptionRomBase,\r
   IN BOOLEAN         Enable\r
@@ -382,7 +381,7 @@ InitializeResourcePool (
   );\r
 \r
 /**\r
-  Destory given resource tree.\r
+  Destroy given resource tree.\r
 \r
   @param Bridge  PCI resource root node of resource tree.\r
 \r
index a7a1ed4..04e5f96 100644 (file)
@@ -1,7 +1,7 @@
 /** @file\r
   Set up ROM Table for PCI Bus module.\r
 \r
-Copyright (c) 2006 - 2017, Intel Corporation. All rights reserved.<BR>\r
+Copyright (c) 2006 - 2019, Intel Corporation. All rights reserved.<BR>\r
 This program and the accompanying materials\r
 are licensed and made available under the terms and conditions of the BSD License\r
 which accompanies this distribution.  The full text of the license may be found at\r
@@ -23,9 +23,8 @@ WITHOUT WARRANTIES OR REPRESENTATIONS OF ANY KIND, EITHER EXPRESS OR IMPLIED.
   @param Bus            Bus NO of PCI space.\r
   @param Dev            Dev NO of PCI space.\r
   @param Func           Func NO of PCI space.\r
-  @param RomImage       Option ROM buffer.\r
-  @param RomSize        Size of Option ROM buffer.\r
-\r
+  @param RomImage       Option Rom buffer.\r
+  @param RomSize        Size of Option Rom buffer.\r
 **/\r
 VOID\r
 PciRomAddImageMapping (\r