]>
Commit | Line | Data |
---|---|---|
b2441318 | 1 | /* SPDX-License-Identifier: GPL-2.0 */ |
a59ba956 PDS |
2 | /* |
3 | * This header provides IDs for clocks common between several Tegra SoCs | |
4 | */ | |
5 | #ifndef _TEGRA_CLK_ID_H | |
6 | #define _TEGRA_CLK_ID_H | |
7 | ||
8 | enum clk_id { | |
9 | tegra_clk_actmon, | |
10 | tegra_clk_adx, | |
6d11632d | 11 | tegra_clk_adx1, |
a59ba956 PDS |
12 | tegra_clk_afi, |
13 | tegra_clk_amx, | |
6d11632d | 14 | tegra_clk_amx1, |
29569941 | 15 | tegra_clk_apb2ape, |
a59ba956 PDS |
16 | tegra_clk_apbdma, |
17 | tegra_clk_apbif, | |
dc37fec4 | 18 | tegra_clk_ape, |
a59ba956 PDS |
19 | tegra_clk_audio0, |
20 | tegra_clk_audio0_2x, | |
21 | tegra_clk_audio0_mux, | |
22 | tegra_clk_audio1, | |
23 | tegra_clk_audio1_2x, | |
24 | tegra_clk_audio1_mux, | |
25 | tegra_clk_audio2, | |
26 | tegra_clk_audio2_2x, | |
27 | tegra_clk_audio2_mux, | |
28 | tegra_clk_audio3, | |
29 | tegra_clk_audio3_2x, | |
30 | tegra_clk_audio3_mux, | |
31 | tegra_clk_audio4, | |
32 | tegra_clk_audio4_2x, | |
33 | tegra_clk_audio4_mux, | |
34 | tegra_clk_blink, | |
35 | tegra_clk_bsea, | |
36 | tegra_clk_bsev, | |
37 | tegra_clk_cclk_g, | |
38 | tegra_clk_cclk_lp, | |
39 | tegra_clk_cilab, | |
40 | tegra_clk_cilcd, | |
41 | tegra_clk_cile, | |
42 | tegra_clk_clk_32k, | |
6d11632d | 43 | tegra_clk_clk72Mhz, |
dc37fec4 | 44 | tegra_clk_clk72Mhz_8, |
a59ba956 PDS |
45 | tegra_clk_clk_m, |
46 | tegra_clk_clk_m_div2, | |
47 | tegra_clk_clk_m_div4, | |
48 | tegra_clk_clk_out_1, | |
49 | tegra_clk_clk_out_1_mux, | |
50 | tegra_clk_clk_out_2, | |
51 | tegra_clk_clk_out_2_mux, | |
52 | tegra_clk_clk_out_3, | |
53 | tegra_clk_clk_out_3_mux, | |
6d11632d PDS |
54 | tegra_clk_cml0, |
55 | tegra_clk_cml1, | |
a59ba956 PDS |
56 | tegra_clk_csi, |
57 | tegra_clk_csite, | |
dc37fec4 | 58 | tegra_clk_csite_8, |
a59ba956 PDS |
59 | tegra_clk_csus, |
60 | tegra_clk_cve, | |
61 | tegra_clk_dam0, | |
62 | tegra_clk_dam1, | |
63 | tegra_clk_dam2, | |
64 | tegra_clk_d_audio, | |
dc37fec4 | 65 | tegra_clk_dbgapb, |
a59ba956 PDS |
66 | tegra_clk_dds, |
67 | tegra_clk_dfll_ref, | |
68 | tegra_clk_dfll_soc, | |
69 | tegra_clk_disp1, | |
dc37fec4 | 70 | tegra_clk_disp1_8, |
a59ba956 | 71 | tegra_clk_disp2, |
dc37fec4 | 72 | tegra_clk_disp2_8, |
a59ba956 | 73 | tegra_clk_dp2, |
6d11632d | 74 | tegra_clk_dpaux, |
98c4b366 | 75 | tegra_clk_dpaux1, |
a59ba956 PDS |
76 | tegra_clk_dsialp, |
77 | tegra_clk_dsia_mux, | |
a59ba956 PDS |
78 | tegra_clk_dsiblp, |
79 | tegra_clk_dsib_mux, | |
80 | tegra_clk_dtv, | |
81 | tegra_clk_emc, | |
6d11632d | 82 | tegra_clk_entropy, |
dc37fec4 | 83 | tegra_clk_entropy_8, |
a59ba956 PDS |
84 | tegra_clk_epp, |
85 | tegra_clk_epp_8, | |
86 | tegra_clk_extern1, | |
87 | tegra_clk_extern2, | |
88 | tegra_clk_extern3, | |
89 | tegra_clk_fuse, | |
90 | tegra_clk_fuse_burn, | |
6d11632d | 91 | tegra_clk_gpu, |
a59ba956 PDS |
92 | tegra_clk_gr2d, |
93 | tegra_clk_gr2d_8, | |
94 | tegra_clk_gr3d, | |
95 | tegra_clk_gr3d_8, | |
96 | tegra_clk_hclk, | |
97 | tegra_clk_hda, | |
dc37fec4 | 98 | tegra_clk_hda_8, |
a59ba956 | 99 | tegra_clk_hda2codec_2x, |
dc37fec4 | 100 | tegra_clk_hda2codec_2x_8, |
a59ba956 PDS |
101 | tegra_clk_hda2hdmi, |
102 | tegra_clk_hdmi, | |
6d11632d | 103 | tegra_clk_hdmi_audio, |
a59ba956 PDS |
104 | tegra_clk_host1x, |
105 | tegra_clk_host1x_8, | |
dc37fec4 RK |
106 | tegra_clk_host1x_9, |
107 | tegra_clk_hsic_trk, | |
a59ba956 PDS |
108 | tegra_clk_i2c1, |
109 | tegra_clk_i2c2, | |
110 | tegra_clk_i2c3, | |
111 | tegra_clk_i2c4, | |
112 | tegra_clk_i2c5, | |
6d11632d | 113 | tegra_clk_i2c6, |
a59ba956 PDS |
114 | tegra_clk_i2cslow, |
115 | tegra_clk_i2s0, | |
116 | tegra_clk_i2s0_sync, | |
117 | tegra_clk_i2s1, | |
118 | tegra_clk_i2s1_sync, | |
119 | tegra_clk_i2s2, | |
120 | tegra_clk_i2s2_sync, | |
121 | tegra_clk_i2s3, | |
122 | tegra_clk_i2s3_sync, | |
123 | tegra_clk_i2s4, | |
124 | tegra_clk_i2s4_sync, | |
125 | tegra_clk_isp, | |
6d11632d | 126 | tegra_clk_isp_8, |
dc37fec4 | 127 | tegra_clk_isp_9, |
6d11632d | 128 | tegra_clk_ispb, |
a59ba956 PDS |
129 | tegra_clk_kbc, |
130 | tegra_clk_kfuse, | |
131 | tegra_clk_la, | |
dc37fec4 | 132 | tegra_clk_maud, |
a59ba956 | 133 | tegra_clk_mipi, |
dc37fec4 | 134 | tegra_clk_mipibif, |
a59ba956 PDS |
135 | tegra_clk_mipi_cal, |
136 | tegra_clk_mpe, | |
137 | tegra_clk_mselect, | |
138 | tegra_clk_msenc, | |
139 | tegra_clk_ndflash, | |
140 | tegra_clk_ndflash_8, | |
141 | tegra_clk_ndspeed, | |
142 | tegra_clk_ndspeed_8, | |
143 | tegra_clk_nor, | |
dc37fec4 RK |
144 | tegra_clk_nvdec, |
145 | tegra_clk_nvenc, | |
146 | tegra_clk_nvjpg, | |
a59ba956 | 147 | tegra_clk_owr, |
dc37fec4 | 148 | tegra_clk_owr_8, |
6d11632d | 149 | tegra_clk_pcie, |
a59ba956 PDS |
150 | tegra_clk_pclk, |
151 | tegra_clk_pll_a, | |
152 | tegra_clk_pll_a_out0, | |
dc37fec4 | 153 | tegra_clk_pll_a1, |
a59ba956 PDS |
154 | tegra_clk_pll_c, |
155 | tegra_clk_pll_c2, | |
156 | tegra_clk_pll_c3, | |
6d11632d | 157 | tegra_clk_pll_c4, |
6b301a05 RK |
158 | tegra_clk_pll_c4_out0, |
159 | tegra_clk_pll_c4_out1, | |
160 | tegra_clk_pll_c4_out2, | |
161 | tegra_clk_pll_c4_out3, | |
a59ba956 PDS |
162 | tegra_clk_pll_c_out1, |
163 | tegra_clk_pll_d, | |
164 | tegra_clk_pll_d2, | |
165 | tegra_clk_pll_d2_out0, | |
166 | tegra_clk_pll_d_out0, | |
6d11632d | 167 | tegra_clk_pll_dp, |
a59ba956 | 168 | tegra_clk_pll_e_out0, |
dc37fec4 | 169 | tegra_clk_pll_g_ref, |
a59ba956 PDS |
170 | tegra_clk_pll_m, |
171 | tegra_clk_pll_m_out1, | |
dc37fec4 | 172 | tegra_clk_pll_mb, |
a59ba956 PDS |
173 | tegra_clk_pll_p, |
174 | tegra_clk_pll_p_out1, | |
175 | tegra_clk_pll_p_out2, | |
176 | tegra_clk_pll_p_out2_int, | |
177 | tegra_clk_pll_p_out3, | |
178 | tegra_clk_pll_p_out4, | |
dc37fec4 | 179 | tegra_clk_pll_p_out4_cpu, |
6d11632d | 180 | tegra_clk_pll_p_out5, |
dc37fec4 RK |
181 | tegra_clk_pll_p_out_hsio, |
182 | tegra_clk_pll_p_out_xusb, | |
183 | tegra_clk_pll_p_out_cpu, | |
184 | tegra_clk_pll_p_out_adsp, | |
a59ba956 PDS |
185 | tegra_clk_pll_ref, |
186 | tegra_clk_pll_re_out, | |
187 | tegra_clk_pll_re_vco, | |
188 | tegra_clk_pll_u, | |
6b301a05 RK |
189 | tegra_clk_pll_u_out, |
190 | tegra_clk_pll_u_out1, | |
191 | tegra_clk_pll_u_out2, | |
a59ba956 PDS |
192 | tegra_clk_pll_u_12m, |
193 | tegra_clk_pll_u_480m, | |
194 | tegra_clk_pll_u_48m, | |
195 | tegra_clk_pll_u_60m, | |
196 | tegra_clk_pll_x, | |
197 | tegra_clk_pll_x_out0, | |
198 | tegra_clk_pwm, | |
dc37fec4 | 199 | tegra_clk_qspi, |
a59ba956 PDS |
200 | tegra_clk_rtc, |
201 | tegra_clk_sata, | |
dc37fec4 | 202 | tegra_clk_sata_8, |
a59ba956 PDS |
203 | tegra_clk_sata_cold, |
204 | tegra_clk_sata_oob, | |
dc37fec4 | 205 | tegra_clk_sata_oob_8, |
a59ba956 PDS |
206 | tegra_clk_sbc1, |
207 | tegra_clk_sbc1_8, | |
dc37fec4 | 208 | tegra_clk_sbc1_9, |
a59ba956 PDS |
209 | tegra_clk_sbc2, |
210 | tegra_clk_sbc2_8, | |
dc37fec4 | 211 | tegra_clk_sbc2_9, |
a59ba956 PDS |
212 | tegra_clk_sbc3, |
213 | tegra_clk_sbc3_8, | |
dc37fec4 | 214 | tegra_clk_sbc3_9, |
a59ba956 PDS |
215 | tegra_clk_sbc4, |
216 | tegra_clk_sbc4_8, | |
dc37fec4 | 217 | tegra_clk_sbc4_9, |
a59ba956 PDS |
218 | tegra_clk_sbc5, |
219 | tegra_clk_sbc5_8, | |
220 | tegra_clk_sbc6, | |
221 | tegra_clk_sbc6_8, | |
222 | tegra_clk_sclk, | |
dc37fec4 | 223 | tegra_clk_sdmmc_legacy, |
a59ba956 | 224 | tegra_clk_sdmmc1, |
20e7c323 | 225 | tegra_clk_sdmmc1_8, |
dc37fec4 | 226 | tegra_clk_sdmmc1_9, |
a59ba956 | 227 | tegra_clk_sdmmc2, |
20e7c323 | 228 | tegra_clk_sdmmc2_8, |
dc37fec4 | 229 | tegra_clk_sdmmc2_9, |
a59ba956 | 230 | tegra_clk_sdmmc3, |
20e7c323 | 231 | tegra_clk_sdmmc3_8, |
dc37fec4 | 232 | tegra_clk_sdmmc3_9, |
a59ba956 | 233 | tegra_clk_sdmmc4, |
20e7c323 | 234 | tegra_clk_sdmmc4_8, |
dc37fec4 | 235 | tegra_clk_sdmmc4_9, |
a59ba956 PDS |
236 | tegra_clk_se, |
237 | tegra_clk_soc_therm, | |
dc37fec4 | 238 | tegra_clk_soc_therm_8, |
6d11632d PDS |
239 | tegra_clk_sor0, |
240 | tegra_clk_sor0_lvds, | |
dc37fec4 | 241 | tegra_clk_sor1, |
dc37fec4 | 242 | tegra_clk_sor1_src, |
a59ba956 PDS |
243 | tegra_clk_spdif, |
244 | tegra_clk_spdif_2x, | |
245 | tegra_clk_spdif_in, | |
dc37fec4 | 246 | tegra_clk_spdif_in_8, |
a59ba956 PDS |
247 | tegra_clk_spdif_in_sync, |
248 | tegra_clk_spdif_mux, | |
249 | tegra_clk_spdif_out, | |
250 | tegra_clk_timer, | |
251 | tegra_clk_trace, | |
252 | tegra_clk_tsec, | |
dc37fec4 RK |
253 | tegra_clk_tsec_8, |
254 | tegra_clk_tsecb, | |
a59ba956 PDS |
255 | tegra_clk_tsensor, |
256 | tegra_clk_tvdac, | |
257 | tegra_clk_tvo, | |
258 | tegra_clk_uarta, | |
dc37fec4 | 259 | tegra_clk_uarta_8, |
a59ba956 | 260 | tegra_clk_uartb, |
dc37fec4 | 261 | tegra_clk_uartb_8, |
a59ba956 | 262 | tegra_clk_uartc, |
dc37fec4 | 263 | tegra_clk_uartc_8, |
a59ba956 | 264 | tegra_clk_uartd, |
dc37fec4 | 265 | tegra_clk_uartd_8, |
a59ba956 | 266 | tegra_clk_uarte, |
dc37fec4 RK |
267 | tegra_clk_uarte_8, |
268 | tegra_clk_uartape, | |
a59ba956 | 269 | tegra_clk_usb2, |
dc37fec4 RK |
270 | tegra_clk_usb2_hsic_trk, |
271 | tegra_clk_usb2_trk, | |
a59ba956 PDS |
272 | tegra_clk_usb3, |
273 | tegra_clk_usbd, | |
274 | tegra_clk_vcp, | |
275 | tegra_clk_vde, | |
276 | tegra_clk_vde_8, | |
277 | tegra_clk_vfir, | |
278 | tegra_clk_vi, | |
279 | tegra_clk_vi_8, | |
6d11632d | 280 | tegra_clk_vi_9, |
dc37fec4 RK |
281 | tegra_clk_vi_10, |
282 | tegra_clk_vi_i2c, | |
6d11632d | 283 | tegra_clk_vic03, |
dc37fec4 | 284 | tegra_clk_vic03_8, |
6d11632d | 285 | tegra_clk_vim2_clk, |
a59ba956 PDS |
286 | tegra_clk_vimclk_sync, |
287 | tegra_clk_vi_sensor, | |
288 | tegra_clk_vi_sensor_8, | |
dc37fec4 RK |
289 | tegra_clk_vi_sensor_9, |
290 | tegra_clk_vi_sensor2, | |
291 | tegra_clk_vi_sensor2_8, | |
a59ba956 PDS |
292 | tegra_clk_xusb_dev, |
293 | tegra_clk_xusb_dev_src, | |
dc37fec4 | 294 | tegra_clk_xusb_dev_src_8, |
a59ba956 | 295 | tegra_clk_xusb_falcon_src, |
dc37fec4 | 296 | tegra_clk_xusb_falcon_src_8, |
a59ba956 | 297 | tegra_clk_xusb_fs_src, |
dc37fec4 | 298 | tegra_clk_xusb_gate, |
a59ba956 PDS |
299 | tegra_clk_xusb_host, |
300 | tegra_clk_xusb_host_src, | |
dc37fec4 | 301 | tegra_clk_xusb_host_src_8, |
a59ba956 | 302 | tegra_clk_xusb_hs_src, |
dc37fec4 | 303 | tegra_clk_xusb_hs_src_4, |
a59ba956 PDS |
304 | tegra_clk_xusb_ss, |
305 | tegra_clk_xusb_ss_src, | |
dc37fec4 | 306 | tegra_clk_xusb_ss_src_8, |
5c992afc | 307 | tegra_clk_xusb_ss_div2, |
dc37fec4 RK |
308 | tegra_clk_xusb_ssp_src, |
309 | tegra_clk_sclk_mux, | |
a91bb605 | 310 | tegra_clk_sor_safe, |
bfa34832 | 311 | tegra_clk_cec, |
6cfc8bc9 PDS |
312 | tegra_clk_ispa, |
313 | tegra_clk_dmic1, | |
314 | tegra_clk_dmic2, | |
315 | tegra_clk_dmic3, | |
319af797 PDS |
316 | tegra_clk_dmic1_sync_clk, |
317 | tegra_clk_dmic2_sync_clk, | |
318 | tegra_clk_dmic3_sync_clk, | |
319 | tegra_clk_dmic1_sync_clk_mux, | |
320 | tegra_clk_dmic2_sync_clk_mux, | |
321 | tegra_clk_dmic3_sync_clk_mux, | |
88da44c5 PDS |
322 | tegra_clk_iqc1, |
323 | tegra_clk_iqc2, | |
324 | tegra_clk_pll_a_out_adsp, | |
325 | tegra_clk_pll_a_out0_out_adsp, | |
326 | tegra_clk_adsp, | |
327 | tegra_clk_adsp_neon, | |
a59ba956 PDS |
328 | tegra_clk_max, |
329 | }; | |
330 | ||
331 | #endif /* _TEGRA_CLK_ID_H */ |