]> git.proxmox.com Git - mirror_ubuntu-kernels.git/commit
parisc: Ensure volatile space register %sr1 is not clobbered
authorJohn David Anglin <dave.anglin@bell.net>
Sat, 29 Jun 2013 20:42:12 +0000 (16:42 -0400)
committerHelge Deller <deller@gmx.de>
Tue, 9 Jul 2013 20:09:22 +0000 (22:09 +0200)
commite8d8fc219f9a0e63e7fb927881e6f4db8e7d34df
tree6c1eedad4943ec3ed06e689c911fa1d66d34ee4c
parent92b59929825d67db575043a76651865d16873b36
parisc: Ensure volatile space register %sr1 is not clobbered

I still see the occasional random segv on rp3440.  Looking at one of
these (a code 15), it appeared the problem must be with the cache
handling of anonymous pages.  Reviewing this, I noticed that the space
register %sr1 might be being clobbered when we flush an anonymous page.

Register %sr1 is used for TLB purges in a couple of places.  These
purges are needed on PA8800 and PA8900 processors to ensure cache
consistency of flushed cache lines.

The solution here is simply to move the %sr1 load into the TLB lock
region needed to ensure that one purge executes at a time on SMP
systems.  This was already the case for one use.  After a few days of
operation, I haven't had a random segv on my rp3440.

Signed-off-by: John David Anglin <dave.anglin@bell.net>
Cc: <stable@vger.kernel.org> # 3.10
Signed-off-by: Helge Deller <deller@gmx.de>
arch/parisc/include/asm/tlbflush.h
arch/parisc/kernel/cache.c