}
FLOAT_OP(cvts, d)
{
- FST2 = float64_to_float32(WT0, &env->fp_status);
+ FST2 = float64_to_float32(FDT0, &env->fp_status);
DEBUG_FPU_STATE();
RETURN();
}
break;
case FOP(32, 17): /* cvt.s.d */
CHECK_FR(ctx, fs | fd);
- GEN_LOAD_FREG_FTN(WT0, fs);
+ GEN_LOAD_FREG_FTN(DT0, fs);
gen_op_float_cvts_d();
GEN_STORE_FTN_FREG(fd, WT2);
opn = "cvt.s.d";
break;
case FOP(36, 17): /* cvt.w.d */
CHECK_FR(ctx, fs | fd);
- GEN_LOAD_FREG_FTN(WT0, fs);
+ GEN_LOAD_FREG_FTN(DT0, fs);
gen_op_float_cvtw_d();
GEN_STORE_FTN_FREG(fd, WT2);
opn = "cvt.w.d";
case 0x39: /* SWC1 */
case 0x3D: /* SDC1 */
#if defined(MIPS_USES_FPU)
+ save_cpu_state(ctx, 1);
gen_op_cp1_enabled();
gen_flt_ldst(ctx, op, rt, rs, imm);
#else
case 0x11: /* CP1 opcode */
#if defined(MIPS_USES_FPU)
+ save_cpu_state(ctx, 1);
gen_op_cp1_enabled();
op1 = ((ctx->opcode >> 21) & 0x1F);
switch (op1) {