]> git.proxmox.com Git - mirror_qemu.git/commitdiff
tcg: Add tcg target default memory ordering
authorPranith Kumar <bobby.prani@gmail.com>
Tue, 29 Aug 2017 06:33:11 +0000 (02:33 -0400)
committerRichard Henderson <richard.henderson@linaro.org>
Tue, 5 Sep 2017 19:56:40 +0000 (12:56 -0700)
Signed-off-by: Pranith Kumar <bobby.prani@gmail.com>
Message-Id: <20170829063313.10237-3-bobby.prani@gmail.com>
[rth: Dropped ia64 hunk]
Signed-off-by: Richard Henderson <richard.henderson@linaro.org>
tcg/aarch64/tcg-target.h
tcg/arm/tcg-target.h
tcg/mips/tcg-target.h
tcg/ppc/tcg-target.h
tcg/s390/tcg-target.h
tcg/sparc/tcg-target.h

index 55a46ac825c95cd79496bb8af2c2df00e01ecde7..b41a248bee549120765607c37fdb073a7e88da71 100644 (file)
@@ -117,4 +117,6 @@ static inline void flush_icache_range(uintptr_t start, uintptr_t stop)
     __builtin___clear_cache((char *)start, (char *)stop);
 }
 
+#define TCG_TARGET_DEFAULT_MO (0)
+
 #endif /* AARCH64_TCG_TARGET_H */
index 5ef1086710459e80536531ef2755adcfc8972e5d..a38be15a393abac9bbbc69de520728ed2d21a40e 100644 (file)
@@ -134,4 +134,6 @@ static inline void flush_icache_range(uintptr_t start, uintptr_t stop)
     __builtin___clear_cache((char *) start, (char *) stop);
 }
 
+#define TCG_TARGET_DEFAULT_MO (0)
+
 #endif
index d75cb63ed3dede964e21d9a428ca06db8e44aae9..e9558d15bc998dd91e6b451a794ad71fdef2c90e 100644 (file)
@@ -206,4 +206,6 @@ static inline void flush_icache_range(uintptr_t start, uintptr_t stop)
     cacheflush ((void *)start, stop-start, ICACHE);
 }
 
+#define TCG_TARGET_DEFAULT_MO (0)
+
 #endif
index 5f4a40a5b499fd71ea4c891759034c3c7f55a13e..5a092b038a29b994cd1c3e7e83a61d0f9c5c9a5c 100644 (file)
@@ -125,4 +125,6 @@ extern bool have_isa_3_00;
 
 void flush_icache_range(uintptr_t start, uintptr_t stop);
 
+#define TCG_TARGET_DEFAULT_MO (0)
+
 #endif
index 957f0c0afefac949eb4ae98d03aa3b6fec6fd3a8..dc0e59193c1b6136607660a0ec85a20c69b4cd9e 100644 (file)
@@ -133,6 +133,8 @@ extern uint64_t s390_facilities;
 
 #define TCG_TARGET_EXTEND_ARGS 1
 
+#define TCG_TARGET_DEFAULT_MO (TCG_MO_ALL & ~TCG_MO_ST_LD)
+
 enum {
     TCG_AREG0 = TCG_REG_R10,
 };
index 854a0afd7088f03c3e42e9f427d38fc1e9bf516f..4515c9ab4811a805cbedfc1ed6025b954f656f9e 100644 (file)
@@ -162,6 +162,8 @@ extern bool use_vis3_instructions;
 
 #define TCG_AREG0 TCG_REG_I0
 
+#define TCG_TARGET_DEFAULT_MO (0)
+
 static inline void flush_icache_range(uintptr_t start, uintptr_t stop)
 {
     uintptr_t p;