]> git.proxmox.com Git - mirror_ubuntu-artful-kernel.git/commitdiff
ath5k: fix values for bus error bits in ISR2
authorPavel Roskin <proski@gnu.org>
Mon, 20 Jul 2009 12:00:30 +0000 (08:00 -0400)
committerJohn W. Linville <linville@tuxdriver.com>
Fri, 24 Jul 2009 19:05:29 +0000 (15:05 -0400)
The new values are taken from the recently open sourced Atheros HAL.
Correctness is also confirmed by the users with access to Atheros
documentation.

Signed-off-by: Pavel Roskin <proski@gnu.org>
Signed-off-by: John W. Linville <linville@tuxdriver.com>
drivers/net/wireless/ath/ath5k/reg.h

index 6809b54a2ad753d26d64a9f69219548799da9f3d..debad07d990072e30f9776de94c365a991fbc0b5 100644 (file)
 #define AR5K_SISR2             0x008c                  /* Register Address [5211+] */
 #define AR5K_SISR2_QCU_TXURN   0x000003ff      /* Mask for QCU_TXURN */
 #define        AR5K_SISR2_QCU_TXURN_S  0
-#define        AR5K_SISR2_MCABT        0x00100000      /* Master Cycle Abort */
-#define        AR5K_SISR2_SSERR        0x00200000      /* Signaled System Error */
-#define        AR5K_SISR2_DPERR        0x00400000      /* Bus parity error */
+#define        AR5K_SISR2_MCABT        0x00010000      /* Master Cycle Abort */
+#define        AR5K_SISR2_SSERR        0x00020000      /* Signaled System Error */
+#define        AR5K_SISR2_DPERR        0x00040000      /* Bus parity error */
 #define        AR5K_SISR2_TIM          0x01000000      /* [5212+] */
 #define        AR5K_SISR2_CAB_END      0x02000000      /* [5212+] */
 #define        AR5K_SISR2_DTIM_SYNC    0x04000000      /* DTIM sync lost [5212+] */
 #define AR5K_SIMR2             0x00ac                  /* Register Address [5211+] */
 #define AR5K_SIMR2_QCU_TXURN   0x000003ff      /* Mask for QCU_TXURN */
 #define AR5K_SIMR2_QCU_TXURN_S 0
-#define        AR5K_SIMR2_MCABT        0x00100000      /* Master Cycle Abort */
-#define        AR5K_SIMR2_SSERR        0x00200000      /* Signaled System Error */
-#define        AR5K_SIMR2_DPERR        0x00400000      /* Bus parity error */
+#define        AR5K_SIMR2_MCABT        0x00010000      /* Master Cycle Abort */
+#define        AR5K_SIMR2_SSERR        0x00020000      /* Signaled System Error */
+#define        AR5K_SIMR2_DPERR        0x00040000      /* Bus parity error */
 #define        AR5K_SIMR2_TIM          0x01000000      /* [5212+] */
 #define        AR5K_SIMR2_CAB_END      0x02000000      /* [5212+] */
 #define        AR5K_SIMR2_DTIM_SYNC    0x04000000      /* DTIM Sync lost [5212+] */