//\r
#define SAL_PROCESSOR_ERROR_RECORD_INFO \\r
{ \\r
- 0xe429faf1, 0x3cb7, 0x11d4, 0xbc, 0xa7, 0x0, 0x80, 0xc7, 0x3c, 0x88, 0x81 \\r
+ 0xe429faf1, 0x3cb7, 0x11d4, {0xbc, 0xa7, 0x0, 0x80, 0xc7, 0x3c, 0x88, 0x81} \\r
}\r
\r
#define CHECK_INFO_VALID_BIT_MASK 0x1\r
//\r
#define SAL_MEMORY_ERROR_RECORD_INFO \\r
{ \\r
- 0xe429faf2, 0x3cb7, 0x11d4, 0xbc, 0xa7, 0x0, 0x80, 0xc7, 0x3c, 0x88, 0x81 \\r
+ 0xe429faf2, 0x3cb7, 0x11d4, {0xbc, 0xa7, 0x0, 0x80, 0xc7, 0x3c, 0x88, 0x81} \\r
}\r
\r
#define MEMORY_ERROR_STATUS_VALID_BIT_MASK 0x1\r
//\r
#define SAL_PCI_BUS_ERROR_RECORD_INFO \\r
{ \\r
- 0xe429faf4, 0x3cb7, 0x11d4, 0xbc, 0xa7, 0x0, 0x80, 0xc7, 0x3c, 0x88, 0x81 \\r
+ 0xe429faf4, 0x3cb7, 0x11d4, {0xbc, 0xa7, 0x0, 0x80, 0xc7, 0x3c, 0x88, 0x81} \\r
}\r
\r
#define PCI_BUS_ERROR_STATUS_VALID_BIT_MASK 0x1\r
//\r
#define SAL_PCI_COMP_ERROR_RECORD_INFO \\r
{ \\r
- 0xe429faf6, 0x3cb7, 0x11d4, 0xbc, 0xa7, 0x0, 0x80, 0xc7, 0x3c, 0x88, 0x81 \\r
+ 0xe429faf6, 0x3cb7, 0x11d4, {0xbc, 0xa7, 0x0, 0x80, 0xc7, 0x3c, 0x88, 0x81} \\r
}\r
\r
#define PCI_COMP_ERROR_STATUS_VALID_BIT_MASK 0x1\r
//\r
#define SAL_DEVICE_ERROR_RECORD_INFO \\r
{ \\r
- 0xe429faf3, 0x3cb7, 0x11d4, 0xbc, 0xa7, 0x0, 0x80, 0xc7, 0x3c, 0x88, 0x81 \\r
+ 0xe429faf3, 0x3cb7, 0x11d4, {0xbc, 0xa7, 0x0, 0x80, 0xc7, 0x3c, 0x88, 0x81} \\r
}\r
\r
#define SEL_RECORD_ID_VALID_BIT_MASK 0x1;\r
//\r
#define SAL_SMBIOS_ERROR_RECORD_INFO \\r
{ \\r
- 0xe429faf5, 0x3cb7, 0x11d4, 0xbc, 0xa7, 0x0, 0x80, 0xc7, 0x3c, 0x88, 0x81 \\r
+ 0xe429faf5, 0x3cb7, 0x11d4, {0xbc, 0xa7, 0x0, 0x80, 0xc7, 0x3c, 0x88, 0x81} \\r
}\r
\r
#define SMBIOS_EVENT_TYPE_VALID_BIT_MASK 0x1\r
//\r
#define SAL_PLATFORM_ERROR_RECORD_INFO \\r
{ \\r
- 0xe429faf7, 0x3cb7, 0x11d4, 0xbc, 0xa7, 0x0, 0x80, 0xc7, 0x3c, 0x88, 0x81 \\r
+ 0xe429faf7, 0x3cb7, 0x11d4, {0xbc, 0xa7, 0x0, 0x80, 0xc7, 0x3c, 0x88, 0x81} \\r
}\r
\r
#define PLATFORM_ERROR_STATUS_VALID_BIT_MASK 0x1\r