]> git.proxmox.com Git - mirror_edk2.git/blobdiff - MdePkg/Library/BaseLib/Arm/EnableInterrupts.asm
1. Use .p2align directive instead of ambiguous .align directive.
[mirror_edk2.git] / MdePkg / Library / BaseLib / Arm / EnableInterrupts.asm
index 1a98fb57b40fe650d210eae3674e237138b34fda..5c444328186c5b7f298ff1761cc9555a9b3b2279 100644 (file)
@@ -1,37 +1,37 @@
-;------------------------------------------------------------------------------ 
-;
-; EnableInterrupts() for ARM
-;
-; Copyright (c) 2006 - 2009, Intel Corporation<BR>
-; Portions copyright (c) 2008-2009 Apple Inc.<BR>
-; All rights reserved. This program and the accompanying materials
-; are licensed and made available under the terms and conditions of the BSD License
-; which accompanies this distribution.  The full text of the license may be found at
-; http://opensource.org/licenses/bsd-license.php
-;
-; THE PROGRAM IS DISTRIBUTED UNDER THE BSD LICENSE ON AN "AS IS" BASIS,
-; WITHOUT WARRANTIES OR REPRESENTATIONS OF ANY KIND, EITHER EXPRESS OR IMPLIED.
-;
-;------------------------------------------------------------------------------
-
-    EXPORT EnableInterrupts
-
-    AREA Interrupt_enable, CODE, READONLY
-
-;/**
-;  Enables CPU interrupts.
-;
-;**/
-;VOID
-;EFIAPI
-;EnableInterrupts (
-;  VOID
-;  );
-;
-EnableInterrupts
-    MRS     R0,CPSR
-    BIC     R0,R0,#0x80             ;Enable IRQ interrupts
-    MSR     CPSR_c,R0
-    BX      LR
-    
-    END
+;------------------------------------------------------------------------------ \r
+;\r
+; EnableInterrupts() for ARM\r
+;\r
+; Copyright (c) 2006 - 2009, Intel Corporation<BR>\r
+; Portions copyright (c) 2008-2009 Apple Inc.<BR>\r
+; All rights reserved. This program and the accompanying materials\r
+; are licensed and made available under the terms and conditions of the BSD License\r
+; which accompanies this distribution.  The full text of the license may be found at\r
+; http://opensource.org/licenses/bsd-license.php\r
+;\r
+; THE PROGRAM IS DISTRIBUTED UNDER THE BSD LICENSE ON AN "AS IS" BASIS,\r
+; WITHOUT WARRANTIES OR REPRESENTATIONS OF ANY KIND, EITHER EXPRESS OR IMPLIED.\r
+;\r
+;------------------------------------------------------------------------------\r
+\r
+    EXPORT EnableInterrupts\r
+\r
+    AREA Interrupt_enable, CODE, READONLY\r
+\r
+;/**\r
+;  Enables CPU interrupts.\r
+;\r
+;**/\r
+;VOID\r
+;EFIAPI\r
+;EnableInterrupts (\r
+;  VOID\r
+;  );\r
+;\r
+EnableInterrupts\r
+    MRS     R0,CPSR\r
+    BIC     R0,R0,#0x80             ;Enable IRQ interrupts\r
+    MSR     CPSR_c,R0\r
+    BX      LR\r
+    \r
+    END\r