ArmPlatformPkg: Apply uncrustify changes

[mirror_edk2.git] / ArmPlatformPkg / Drivers / PL061GpioDxe / PL061Gpio.h

diff --git a/ArmPlatformPkg/Drivers/PL061GpioDxe/PL061Gpio.h b/ArmPlatformPkg/Drivers/PL061GpioDxe/PL061Gpio.h
index 57f56f7d370c0abe5df62a59033b8255c18f5403..42d87a16a3dd245309134f1a4c39071310423e53 100644 (file)
--- a/ArmPlatformPkg/Drivers/PL061GpioDxe/PL061Gpio.h
+++ b/ArmPlatformPkg/Drivers/PL061GpioDxe/PL061Gpio.h
@@ -6,38 +6,37 @@
 \r
 **/\r
 \r
-\r
 #ifndef __PL061_GPIO_H__\r
 #define __PL061_GPIO_H__\r
 \r
 #include <Protocol/EmbeddedGpio.h>\r
 \r
 // PL061 GPIO Registers\r
-#define PL061_GPIO_DATA_REG_OFFSET      ((UINTN) 0x000)\r
-#define PL061_GPIO_DATA_REG             0x000\r
-#define PL061_GPIO_DIR_REG              0x400\r
-#define PL061_GPIO_IS_REG               0x404\r
-#define PL061_GPIO_IBE_REG              0x408\r
-#define PL061_GPIO_IEV_REG              0x40C\r
-#define PL061_GPIO_IE_REG               0x410\r
-#define PL061_GPIO_RIS_REG              0x414\r
-#define PL061_GPIO_MIS_REG              0x410\r
-#define PL061_GPIO_IC_REG               0x41C\r
-#define PL061_GPIO_AFSEL_REG            0x420\r
-\r
-#define PL061_GPIO_PERIPH_ID0           0xFE0\r
-#define PL061_GPIO_PERIPH_ID1           0xFE4\r
-#define PL061_GPIO_PERIPH_ID2           0xFE8\r
-#define PL061_GPIO_PERIPH_ID3           0xFEC\r
-\r
-#define PL061_GPIO_PCELL_ID0            0xFF0\r
-#define PL061_GPIO_PCELL_ID1            0xFF4\r
-#define PL061_GPIO_PCELL_ID2            0xFF8\r
-#define PL061_GPIO_PCELL_ID3            0xFFC\r
-\r
-#define PL061_GPIO_PINS                 8\r
+#define PL061_GPIO_DATA_REG_OFFSET  ((UINTN) 0x000)\r
+#define PL061_GPIO_DATA_REG         0x000\r
+#define PL061_GPIO_DIR_REG          0x400\r
+#define PL061_GPIO_IS_REG           0x404\r
+#define PL061_GPIO_IBE_REG          0x408\r
+#define PL061_GPIO_IEV_REG          0x40C\r
+#define PL061_GPIO_IE_REG           0x410\r
+#define PL061_GPIO_RIS_REG          0x414\r
+#define PL061_GPIO_MIS_REG          0x410\r
+#define PL061_GPIO_IC_REG           0x41C\r
+#define PL061_GPIO_AFSEL_REG        0x420\r
+\r
+#define PL061_GPIO_PERIPH_ID0  0xFE0\r
+#define PL061_GPIO_PERIPH_ID1  0xFE4\r
+#define PL061_GPIO_PERIPH_ID2  0xFE8\r
+#define PL061_GPIO_PERIPH_ID3  0xFEC\r
+\r
+#define PL061_GPIO_PCELL_ID0  0xFF0\r
+#define PL061_GPIO_PCELL_ID1  0xFF4\r
+#define PL061_GPIO_PCELL_ID2  0xFF8\r
+#define PL061_GPIO_PCELL_ID3  0xFFC\r
+\r
+#define PL061_GPIO_PINS  8\r
 \r
 // All bits low except one bit high, native bit length\r
-#define GPIO_PIN_MASK(Pin)              (1UL << ((UINTN)(Pin)))\r
+#define GPIO_PIN_MASK(Pin)  (1UL << ((UINTN)(Pin)))\r
 \r
-#endif  // __PL061_GPIO_H__\r
+#endif // __PL061_GPIO_H__\r