#ifndef __PL011_UART_H__\r
#define __PL011_UART_H__\r
\r
-#define PL011_VARIANT_ZTE 1\r
+#define PL011_VARIANT_ZTE 1\r
\r
// PL011 Registers\r
#if FixedPcdGet8 (PL011UartRegOffsetVariant) == PL011_VARIANT_ZTE\r
-#define UARTDR 0x004\r
-#define UARTRSR 0x010\r
-#define UARTECR 0x010\r
-#define UARTFR 0x014\r
-#define UARTIBRD 0x024\r
-#define UARTFBRD 0x028\r
-#define UARTLCR_H 0x030\r
-#define UARTCR 0x034\r
-#define UARTIFLS 0x038\r
-#define UARTIMSC 0x040\r
-#define UARTRIS 0x044\r
-#define UARTMIS 0x048\r
-#define UARTICR 0x04c\r
-#define UARTDMACR 0x050\r
+#define UARTDR 0x004\r
+#define UARTRSR 0x010\r
+#define UARTECR 0x010\r
+#define UARTFR 0x014\r
+#define UARTIBRD 0x024\r
+#define UARTFBRD 0x028\r
+#define UARTLCR_H 0x030\r
+#define UARTCR 0x034\r
+#define UARTIFLS 0x038\r
+#define UARTIMSC 0x040\r
+#define UARTRIS 0x044\r
+#define UARTMIS 0x048\r
+#define UARTICR 0x04c\r
+#define UARTDMACR 0x050\r
#else\r
-#define UARTDR 0x000\r
-#define UARTRSR 0x004\r
-#define UARTECR 0x004\r
-#define UARTFR 0x018\r
-#define UARTILPR 0x020\r
-#define UARTIBRD 0x024\r
-#define UARTFBRD 0x028\r
-#define UARTLCR_H 0x02C\r
-#define UARTCR 0x030\r
-#define UARTIFLS 0x034\r
-#define UARTIMSC 0x038\r
-#define UARTRIS 0x03C\r
-#define UARTMIS 0x040\r
-#define UARTICR 0x044\r
-#define UARTDMACR 0x048\r
+#define UARTDR 0x000\r
+#define UARTRSR 0x004\r
+#define UARTECR 0x004\r
+#define UARTFR 0x018\r
+#define UARTILPR 0x020\r
+#define UARTIBRD 0x024\r
+#define UARTFBRD 0x028\r
+#define UARTLCR_H 0x02C\r
+#define UARTCR 0x030\r
+#define UARTIFLS 0x034\r
+#define UARTIMSC 0x038\r
+#define UARTRIS 0x03C\r
+#define UARTMIS 0x040\r
+#define UARTICR 0x044\r
+#define UARTDMACR 0x048\r
#endif\r
\r
-#define UARTPID0 0xFE0\r
-#define UARTPID1 0xFE4\r
-#define UARTPID2 0xFE8\r
-#define UARTPID3 0xFEC\r
+#define UARTPID0 0xFE0\r
+#define UARTPID1 0xFE4\r
+#define UARTPID2 0xFE8\r
+#define UARTPID3 0xFEC\r
\r
// Data status bits\r
-#define UART_DATA_ERROR_MASK 0x0F00\r
+#define UART_DATA_ERROR_MASK 0x0F00\r
\r
// Status reg bits\r
-#define UART_STATUS_ERROR_MASK 0x0F\r
+#define UART_STATUS_ERROR_MASK 0x0F\r
\r
// Flag reg bits\r
#if FixedPcdGet8 (PL011UartRegOffsetVariant) == PL011_VARIANT_ZTE\r
-#define PL011_UARTFR_RI (1 << 0) // Ring indicator\r
-#define PL011_UARTFR_TXFE (1 << 7) // Transmit FIFO empty\r
-#define PL011_UARTFR_RXFF (1 << 6) // Receive FIFO full\r
-#define PL011_UARTFR_TXFF (1 << 5) // Transmit FIFO full\r
-#define PL011_UARTFR_RXFE (1 << 4) // Receive FIFO empty\r
-#define PL011_UARTFR_BUSY (1 << 8) // UART busy\r
-#define PL011_UARTFR_DCD (1 << 2) // Data carrier detect\r
-#define PL011_UARTFR_DSR (1 << 3) // Data set ready\r
-#define PL011_UARTFR_CTS (1 << 1) // Clear to send\r
+#define PL011_UARTFR_RI (1 << 0) // Ring indicator\r
+#define PL011_UARTFR_TXFE (1 << 7) // Transmit FIFO empty\r
+#define PL011_UARTFR_RXFF (1 << 6) // Receive FIFO full\r
+#define PL011_UARTFR_TXFF (1 << 5) // Transmit FIFO full\r
+#define PL011_UARTFR_RXFE (1 << 4) // Receive FIFO empty\r
+#define PL011_UARTFR_BUSY (1 << 8) // UART busy\r
+#define PL011_UARTFR_DCD (1 << 2) // Data carrier detect\r
+#define PL011_UARTFR_DSR (1 << 3) // Data set ready\r
+#define PL011_UARTFR_CTS (1 << 1) // Clear to send\r
#else\r
-#define PL011_UARTFR_RI (1 << 8) // Ring indicator\r
-#define PL011_UARTFR_TXFE (1 << 7) // Transmit FIFO empty\r
-#define PL011_UARTFR_RXFF (1 << 6) // Receive FIFO full\r
-#define PL011_UARTFR_TXFF (1 << 5) // Transmit FIFO full\r
-#define PL011_UARTFR_RXFE (1 << 4) // Receive FIFO empty\r
-#define PL011_UARTFR_BUSY (1 << 3) // UART busy\r
-#define PL011_UARTFR_DCD (1 << 2) // Data carrier detect\r
-#define PL011_UARTFR_DSR (1 << 1) // Data set ready\r
-#define PL011_UARTFR_CTS (1 << 0) // Clear to send\r
+#define PL011_UARTFR_RI (1 << 8) // Ring indicator\r
+#define PL011_UARTFR_TXFE (1 << 7) // Transmit FIFO empty\r
+#define PL011_UARTFR_RXFF (1 << 6) // Receive FIFO full\r
+#define PL011_UARTFR_TXFF (1 << 5) // Transmit FIFO full\r
+#define PL011_UARTFR_RXFE (1 << 4) // Receive FIFO empty\r
+#define PL011_UARTFR_BUSY (1 << 3) // UART busy\r
+#define PL011_UARTFR_DCD (1 << 2) // Data carrier detect\r
+#define PL011_UARTFR_DSR (1 << 1) // Data set ready\r
+#define PL011_UARTFR_CTS (1 << 0) // Clear to send\r
#endif\r
\r
// Flag reg bits - alternative names\r
-#define UART_TX_EMPTY_FLAG_MASK PL011_UARTFR_TXFE\r
-#define UART_RX_FULL_FLAG_MASK PL011_UARTFR_RXFF\r
-#define UART_TX_FULL_FLAG_MASK PL011_UARTFR_TXFF\r
-#define UART_RX_EMPTY_FLAG_MASK PL011_UARTFR_RXFE\r
-#define UART_BUSY_FLAG_MASK PL011_UARTFR_BUSY\r
+#define UART_TX_EMPTY_FLAG_MASK PL011_UARTFR_TXFE\r
+#define UART_RX_FULL_FLAG_MASK PL011_UARTFR_RXFF\r
+#define UART_TX_FULL_FLAG_MASK PL011_UARTFR_TXFF\r
+#define UART_RX_EMPTY_FLAG_MASK PL011_UARTFR_RXFE\r
+#define UART_BUSY_FLAG_MASK PL011_UARTFR_BUSY\r
\r
// Control reg bits\r
-#define PL011_UARTCR_CTSEN (1 << 15) // CTS hardware flow control enable\r
-#define PL011_UARTCR_RTSEN (1 << 14) // RTS hardware flow control enable\r
-#define PL011_UARTCR_RTS (1 << 11) // Request to send\r
-#define PL011_UARTCR_DTR (1 << 10) // Data transmit ready.\r
-#define PL011_UARTCR_RXE (1 << 9) // Receive enable\r
-#define PL011_UARTCR_TXE (1 << 8) // Transmit enable\r
-#define PL011_UARTCR_LBE (1 << 7) // Loopback enable\r
-#define PL011_UARTCR_UARTEN (1 << 0) // UART Enable\r
+#define PL011_UARTCR_CTSEN (1 << 15) // CTS hardware flow control enable\r
+#define PL011_UARTCR_RTSEN (1 << 14) // RTS hardware flow control enable\r
+#define PL011_UARTCR_RTS (1 << 11) // Request to send\r
+#define PL011_UARTCR_DTR (1 << 10) // Data transmit ready.\r
+#define PL011_UARTCR_RXE (1 << 9) // Receive enable\r
+#define PL011_UARTCR_TXE (1 << 8) // Transmit enable\r
+#define PL011_UARTCR_LBE (1 << 7) // Loopback enable\r
+#define PL011_UARTCR_UARTEN (1 << 0) // UART Enable\r
\r
// Line Control Register Bits\r
-#define PL011_UARTLCR_H_SPS (1 << 7) // Stick parity select\r
-#define PL011_UARTLCR_H_WLEN_8 (3 << 5)\r
-#define PL011_UARTLCR_H_WLEN_7 (2 << 5)\r
-#define PL011_UARTLCR_H_WLEN_6 (1 << 5)\r
-#define PL011_UARTLCR_H_WLEN_5 (0 << 5)\r
-#define PL011_UARTLCR_H_FEN (1 << 4) // FIFOs Enable\r
-#define PL011_UARTLCR_H_STP2 (1 << 3) // Two stop bits select\r
-#define PL011_UARTLCR_H_EPS (1 << 2) // Even parity select\r
-#define PL011_UARTLCR_H_PEN (1 << 1) // Parity Enable\r
-#define PL011_UARTLCR_H_BRK (1 << 0) // Send break\r
+#define PL011_UARTLCR_H_SPS (1 << 7) // Stick parity select\r
+#define PL011_UARTLCR_H_WLEN_8 (3 << 5)\r
+#define PL011_UARTLCR_H_WLEN_7 (2 << 5)\r
+#define PL011_UARTLCR_H_WLEN_6 (1 << 5)\r
+#define PL011_UARTLCR_H_WLEN_5 (0 << 5)\r
+#define PL011_UARTLCR_H_FEN (1 << 4) // FIFOs Enable\r
+#define PL011_UARTLCR_H_STP2 (1 << 3) // Two stop bits select\r
+#define PL011_UARTLCR_H_EPS (1 << 2) // Even parity select\r
+#define PL011_UARTLCR_H_PEN (1 << 1) // Parity Enable\r
+#define PL011_UARTLCR_H_BRK (1 << 0) // Send break\r
\r
-#define PL011_UARTPID2_VER(X) (((X) >> 4) & 0xF)\r
-#define PL011_VER_R1P4 0x2\r
+#define PL011_UARTPID2_VER(X) (((X) >> 4) & 0xF)\r
+#define PL011_VER_R1P4 0x2\r
\r
#endif\r