]> git.proxmox.com Git - mirror_edk2.git/blobdiff - ArmPlatformPkg/Library/PL111Lcd/PL111Lcd.h
projects / mirror_edk2.git / blobdiff
? search:
summary | shortlog | log | commit | commitdiff | tree
raw | inline | side by side
ArmPlatformPkg: Apply uncrustify changes
[mirror_edk2.git] / ArmPlatformPkg / Library / PL111Lcd / PL111Lcd.h
diff --git a/ArmPlatformPkg/Library/PL111Lcd/PL111Lcd.h b/ArmPlatformPkg/Library/PL111Lcd/PL111Lcd.h
index fabf778c19b73e92d4e64f1a4377443937295910..0d4fe387c54cbad37aedd21a05ac37b8f5eb9a56 100644 (file)
--- a/ArmPlatformPkg/Library/PL111Lcd/PL111Lcd.h
+++ b/ArmPlatformPkg/Library/PL111Lcd/PL111Lcd.h
@@ -16,39 +16,39 @@
  **********************************************************************/\r
 \r
 // Controller Register Offsets\r
-#define PL111_REG_LCD_TIMING_0            ((UINTN)PcdGet32 (PcdPL111LcdBase) + 0x000)\r
-#define PL111_REG_LCD_TIMING_1            ((UINTN)PcdGet32 (PcdPL111LcdBase) + 0x004)\r
-#define PL111_REG_LCD_TIMING_2            ((UINTN)PcdGet32 (PcdPL111LcdBase) + 0x008)\r
-#define PL111_REG_LCD_TIMING_3            ((UINTN)PcdGet32 (PcdPL111LcdBase) + 0x00C)\r
-#define PL111_REG_LCD_UP_BASE             ((UINTN)PcdGet32 (PcdPL111LcdBase) + 0x010)\r
-#define PL111_REG_LCD_LP_BASE             ((UINTN)PcdGet32 (PcdPL111LcdBase) + 0x014)\r
-#define PL111_REG_LCD_CONTROL             ((UINTN)PcdGet32 (PcdPL111LcdBase) + 0x018)\r
-#define PL111_REG_LCD_IMSC                ((UINTN)PcdGet32 (PcdPL111LcdBase) + 0x01C)\r
-#define PL111_REG_LCD_RIS                 ((UINTN)PcdGet32 (PcdPL111LcdBase) + 0x020)\r
-#define PL111_REG_LCD_MIS                 ((UINTN)PcdGet32 (PcdPL111LcdBase) + 0x024)\r
-#define PL111_REG_LCD_ICR                 ((UINTN)PcdGet32 (PcdPL111LcdBase) + 0x028)\r
-#define PL111_REG_LCD_UP_CURR             ((UINTN)PcdGet32 (PcdPL111LcdBase) + 0x02C)\r
-#define PL111_REG_LCD_LP_CURR             ((UINTN)PcdGet32 (PcdPL111LcdBase) + 0x030)\r
-#define PL111_REG_LCD_PALETTE             ((UINTN)PcdGet32 (PcdPL111LcdBase) + 0x200)\r
+#define PL111_REG_LCD_TIMING_0  ((UINTN)PcdGet32 (PcdPL111LcdBase) + 0x000)\r
+#define PL111_REG_LCD_TIMING_1  ((UINTN)PcdGet32 (PcdPL111LcdBase) + 0x004)\r
+#define PL111_REG_LCD_TIMING_2  ((UINTN)PcdGet32 (PcdPL111LcdBase) + 0x008)\r
+#define PL111_REG_LCD_TIMING_3  ((UINTN)PcdGet32 (PcdPL111LcdBase) + 0x00C)\r
+#define PL111_REG_LCD_UP_BASE   ((UINTN)PcdGet32 (PcdPL111LcdBase) + 0x010)\r
+#define PL111_REG_LCD_LP_BASE   ((UINTN)PcdGet32 (PcdPL111LcdBase) + 0x014)\r
+#define PL111_REG_LCD_CONTROL   ((UINTN)PcdGet32 (PcdPL111LcdBase) + 0x018)\r
+#define PL111_REG_LCD_IMSC      ((UINTN)PcdGet32 (PcdPL111LcdBase) + 0x01C)\r
+#define PL111_REG_LCD_RIS       ((UINTN)PcdGet32 (PcdPL111LcdBase) + 0x020)\r
+#define PL111_REG_LCD_MIS       ((UINTN)PcdGet32 (PcdPL111LcdBase) + 0x024)\r
+#define PL111_REG_LCD_ICR       ((UINTN)PcdGet32 (PcdPL111LcdBase) + 0x028)\r
+#define PL111_REG_LCD_UP_CURR   ((UINTN)PcdGet32 (PcdPL111LcdBase) + 0x02C)\r
+#define PL111_REG_LCD_LP_CURR   ((UINTN)PcdGet32 (PcdPL111LcdBase) + 0x030)\r
+#define PL111_REG_LCD_PALETTE   ((UINTN)PcdGet32 (PcdPL111LcdBase) + 0x200)\r
 \r
 // Identification Register Offsets\r
-#define PL111_REG_CLCD_PERIPH_ID_0        ((UINTN)PcdGet32 (PcdPL111LcdBase) + 0xFE0)\r
-#define PL111_REG_CLCD_PERIPH_ID_1        ((UINTN)PcdGet32 (PcdPL111LcdBase) + 0xFE4)\r
-#define PL111_REG_CLCD_PERIPH_ID_2        ((UINTN)PcdGet32 (PcdPL111LcdBase) + 0xFE8)\r
-#define PL111_REG_CLCD_PERIPH_ID_3        ((UINTN)PcdGet32 (PcdPL111LcdBase) + 0xFEC)\r
-#define PL111_REG_CLCD_P_CELL_ID_0        ((UINTN)PcdGet32 (PcdPL111LcdBase) + 0xFF0)\r
-#define PL111_REG_CLCD_P_CELL_ID_1        ((UINTN)PcdGet32 (PcdPL111LcdBase) + 0xFF4)\r
-#define PL111_REG_CLCD_P_CELL_ID_2        ((UINTN)PcdGet32 (PcdPL111LcdBase) + 0xFF8)\r
-#define PL111_REG_CLCD_P_CELL_ID_3        ((UINTN)PcdGet32 (PcdPL111LcdBase) + 0xFFC)\r
-\r
-#define PL111_CLCD_PERIPH_ID_0            0x11\r
-#define PL111_CLCD_PERIPH_ID_1            0x11\r
-#define PL111_CLCD_PERIPH_ID_2            0x04\r
-#define PL111_CLCD_PERIPH_ID_3            0x00\r
-#define PL111_CLCD_P_CELL_ID_0            0x0D\r
-#define PL111_CLCD_P_CELL_ID_1            0xF0\r
-#define PL111_CLCD_P_CELL_ID_2            0x05\r
-#define PL111_CLCD_P_CELL_ID_3            0xB1\r
+#define PL111_REG_CLCD_PERIPH_ID_0  ((UINTN)PcdGet32 (PcdPL111LcdBase) + 0xFE0)\r
+#define PL111_REG_CLCD_PERIPH_ID_1  ((UINTN)PcdGet32 (PcdPL111LcdBase) + 0xFE4)\r
+#define PL111_REG_CLCD_PERIPH_ID_2  ((UINTN)PcdGet32 (PcdPL111LcdBase) + 0xFE8)\r
+#define PL111_REG_CLCD_PERIPH_ID_3  ((UINTN)PcdGet32 (PcdPL111LcdBase) + 0xFEC)\r
+#define PL111_REG_CLCD_P_CELL_ID_0  ((UINTN)PcdGet32 (PcdPL111LcdBase) + 0xFF0)\r
+#define PL111_REG_CLCD_P_CELL_ID_1  ((UINTN)PcdGet32 (PcdPL111LcdBase) + 0xFF4)\r
+#define PL111_REG_CLCD_P_CELL_ID_2  ((UINTN)PcdGet32 (PcdPL111LcdBase) + 0xFF8)\r
+#define PL111_REG_CLCD_P_CELL_ID_3  ((UINTN)PcdGet32 (PcdPL111LcdBase) + 0xFFC)\r
+\r
+#define PL111_CLCD_PERIPH_ID_0  0x11\r
+#define PL111_CLCD_PERIPH_ID_1  0x11\r
+#define PL111_CLCD_PERIPH_ID_2  0x04\r
+#define PL111_CLCD_PERIPH_ID_3  0x00\r
+#define PL111_CLCD_P_CELL_ID_0  0x0D\r
+#define PL111_CLCD_P_CELL_ID_1  0xF0\r
+#define PL111_CLCD_P_CELL_ID_2  0x05\r
+#define PL111_CLCD_P_CELL_ID_3  0xB1\r
 \r
 /**********************************************************************/\r
 \r
@@ -61,83 +61,83 @@
 /**********************************************************************/\r
 \r
 // Register: PL111_REG_LCD_TIMING_0\r
-#define HOR_AXIS_PANEL(hbp,hfp,hsw,hor_res) (UINT32)(((UINT32)(hbp) << 24) | ((UINT32)(hfp) << 16) | ((UINT32)(hsw) << 8) | (((UINT32)((hor_res)/16)-1) << 2))\r
+#define HOR_AXIS_PANEL(hbp, hfp, hsw, hor_res)  (UINT32)(((UINT32)(hbp) << 24) | ((UINT32)(hfp) << 16) | ((UINT32)(hsw) << 8) | (((UINT32)((hor_res)/16)-1) << 2))\r
 \r
 // Register: PL111_REG_LCD_TIMING_1\r
-#define VER_AXIS_PANEL(vbp,vfp,vsw,ver_res) (UINT32)(((UINT32)(vbp) << 24) | ((UINT32)(vfp) << 16) | ((UINT32)(vsw) << 10) | ((ver_res)-1))\r
+#define VER_AXIS_PANEL(vbp, vfp, vsw, ver_res)  (UINT32)(((UINT32)(vbp) << 24) | ((UINT32)(vfp) << 16) | ((UINT32)(vsw) << 10) | ((ver_res)-1))\r
 \r
 // Register: PL111_REG_LCD_TIMING_2\r
-#define PL111_BIT_SHIFT_PCD_HI            27\r
-#define PL111_BIT_SHIFT_BCD               26\r
-#define PL111_BIT_SHIFT_CPL               16\r
-#define PL111_BIT_SHIFT_IOE               14\r
-#define PL111_BIT_SHIFT_IPC               13\r
-#define PL111_BIT_SHIFT_IHS               12\r
-#define PL111_BIT_SHIFT_IVS               11\r
-#define PL111_BIT_SHIFT_ACB               6\r
-#define PL111_BIT_SHIFT_CLKSEL            5\r
-#define PL111_BIT_SHIFT_PCD_LO            0\r
-\r
-#define PL111_BCD                         (1 << 26)\r
-#define PL111_IPC                         (1 << 13)\r
-#define PL111_IHS                         (1 << 12)\r
-#define PL111_IVS                         (1 << 11)\r
-\r
-#define CLK_SIG_POLARITY(hor_res)         (UINT32)(PL111_BCD | PL111_IPC | PL111_IHS | PL111_IVS | (((hor_res)-1) << 16))\r
+#define PL111_BIT_SHIFT_PCD_HI  27\r
+#define PL111_BIT_SHIFT_BCD     26\r
+#define PL111_BIT_SHIFT_CPL     16\r
+#define PL111_BIT_SHIFT_IOE     14\r
+#define PL111_BIT_SHIFT_IPC     13\r
+#define PL111_BIT_SHIFT_IHS     12\r
+#define PL111_BIT_SHIFT_IVS     11\r
+#define PL111_BIT_SHIFT_ACB     6\r
+#define PL111_BIT_SHIFT_CLKSEL  5\r
+#define PL111_BIT_SHIFT_PCD_LO  0\r
+\r
+#define PL111_BCD  (1 << 26)\r
+#define PL111_IPC  (1 << 13)\r
+#define PL111_IHS  (1 << 12)\r
+#define PL111_IVS  (1 << 11)\r
+\r
+#define CLK_SIG_POLARITY(hor_res)  (UINT32)(PL111_BCD | PL111_IPC | PL111_IHS | PL111_IVS | (((hor_res)-1) << 16))\r
 \r
 // Register: PL111_REG_LCD_TIMING_3\r
-#define PL111_BIT_SHIFT_LEE               16\r
-#define PL111_BIT_SHIFT_LED               0\r
-\r
-#define PL111_CTRL_WATERMARK              (1 << 16)\r
-#define PL111_CTRL_LCD_V_COMP             (1 << 12)\r
-#define PL111_CTRL_LCD_PWR                (1 << 11)\r
-#define PL111_CTRL_BEPO                   (1 << 10)\r
-#define PL111_CTRL_BEBO                   (1 << 9)\r
-#define PL111_CTRL_BGR                    (1 << 8)\r
-#define PL111_CTRL_LCD_DUAL               (1 << 7)\r
-#define PL111_CTRL_LCD_MONO_8             (1 << 6)\r
-#define PL111_CTRL_LCD_TFT                (1 << 5)\r
-#define PL111_CTRL_LCD_BW                 (1 << 4)\r
-#define PL111_CTRL_LCD_1BPP               (0 << 1)\r
-#define PL111_CTRL_LCD_2BPP               (1 << 1)\r
-#define PL111_CTRL_LCD_4BPP               (2 << 1)\r
-#define PL111_CTRL_LCD_8BPP               (3 << 1)\r
-#define PL111_CTRL_LCD_16BPP              (4 << 1)\r
-#define PL111_CTRL_LCD_24BPP              (5 << 1)\r
-#define PL111_CTRL_LCD_16BPP_565          (6 << 1)\r
-#define PL111_CTRL_LCD_12BPP_444          (7 << 1)\r
-#define PL111_CTRL_LCD_BPP(Bpp)           ((Bpp) << 1)\r
-#define PL111_CTRL_LCD_EN                 1\r
+#define PL111_BIT_SHIFT_LEE  16\r
+#define PL111_BIT_SHIFT_LED  0\r
+\r
+#define PL111_CTRL_WATERMARK      (1 << 16)\r
+#define PL111_CTRL_LCD_V_COMP     (1 << 12)\r
+#define PL111_CTRL_LCD_PWR        (1 << 11)\r
+#define PL111_CTRL_BEPO           (1 << 10)\r
+#define PL111_CTRL_BEBO           (1 << 9)\r
+#define PL111_CTRL_BGR            (1 << 8)\r
+#define PL111_CTRL_LCD_DUAL       (1 << 7)\r
+#define PL111_CTRL_LCD_MONO_8     (1 << 6)\r
+#define PL111_CTRL_LCD_TFT        (1 << 5)\r
+#define PL111_CTRL_LCD_BW         (1 << 4)\r
+#define PL111_CTRL_LCD_1BPP       (0 << 1)\r
+#define PL111_CTRL_LCD_2BPP       (1 << 1)\r
+#define PL111_CTRL_LCD_4BPP       (2 << 1)\r
+#define PL111_CTRL_LCD_8BPP       (3 << 1)\r
+#define PL111_CTRL_LCD_16BPP      (4 << 1)\r
+#define PL111_CTRL_LCD_24BPP      (5 << 1)\r
+#define PL111_CTRL_LCD_16BPP_565  (6 << 1)\r
+#define PL111_CTRL_LCD_12BPP_444  (7 << 1)\r
+#define PL111_CTRL_LCD_BPP(Bpp)  ((Bpp) << 1)\r
+#define PL111_CTRL_LCD_EN  1\r
 \r
 /**********************************************************************/\r
 \r
 // Register: PL111_REG_LCD_TIMING_0\r
-#define PL111_LCD_TIMING_0_HBP(hbp)       (((hbp) & 0xFF) << 24)\r
-#define PL111_LCD_TIMING_0_HFP(hfp)       (((hfp) & 0xFF) << 16)\r
-#define PL111_LCD_TIMING_0_HSW(hsw)       (((hsw) & 0xFF) << 8)\r
-#define PL111_LCD_TIMING_0_PPL(ppl)       (((hsw) & 0x3F) << 2)\r
+#define PL111_LCD_TIMING_0_HBP(hbp)  (((hbp) & 0xFF) << 24)\r
+#define PL111_LCD_TIMING_0_HFP(hfp)  (((hfp) & 0xFF) << 16)\r
+#define PL111_LCD_TIMING_0_HSW(hsw)  (((hsw) & 0xFF) << 8)\r
+#define PL111_LCD_TIMING_0_PPL(ppl)  (((hsw) & 0x3F) << 2)\r
 \r
 // Register: PL111_REG_LCD_TIMING_1\r
-#define PL111_LCD_TIMING_1_VBP(vbp)       (((vbp) & 0xFF) << 24)\r
-#define PL111_LCD_TIMING_1_VFP(vfp)       (((vfp) & 0xFF) << 16)\r
-#define PL111_LCD_TIMING_1_VSW(vsw)       (((vsw) & 0x3F) << 10)\r
-#define PL111_LCD_TIMING_1_LPP(lpp)        ((lpp) & 0xFC)\r
+#define PL111_LCD_TIMING_1_VBP(vbp)  (((vbp) & 0xFF) << 24)\r
+#define PL111_LCD_TIMING_1_VFP(vfp)  (((vfp) & 0xFF) << 16)\r
+#define PL111_LCD_TIMING_1_VSW(vsw)  (((vsw) & 0x3F) << 10)\r
+#define PL111_LCD_TIMING_1_LPP(lpp)  ((lpp) & 0xFC)\r
 \r
 // Register: PL111_REG_LCD_TIMING_2\r
-#define PL111_BIT_MASK_PCD_HI             0xF8000000\r
-#define PL111_BIT_MASK_BCD                0x04000000\r
-#define PL111_BIT_MASK_CPL                0x03FF0000\r
-#define PL111_BIT_MASK_IOE                0x00004000\r
-#define PL111_BIT_MASK_IPC                0x00002000\r
-#define PL111_BIT_MASK_IHS                0x00001000\r
-#define PL111_BIT_MASK_IVS                0x00000800\r
-#define PL111_BIT_MASK_ACB                0x000007C0\r
-#define PL111_BIT_MASK_CLKSEL             0x00000020\r
-#define PL111_BIT_MASK_PCD_LO             0x0000001F\r
+#define PL111_BIT_MASK_PCD_HI  0xF8000000\r
+#define PL111_BIT_MASK_BCD     0x04000000\r
+#define PL111_BIT_MASK_CPL     0x03FF0000\r
+#define PL111_BIT_MASK_IOE     0x00004000\r
+#define PL111_BIT_MASK_IPC     0x00002000\r
+#define PL111_BIT_MASK_IHS     0x00001000\r
+#define PL111_BIT_MASK_IVS     0x00000800\r
+#define PL111_BIT_MASK_ACB     0x000007C0\r
+#define PL111_BIT_MASK_CLKSEL  0x00000020\r
+#define PL111_BIT_MASK_PCD_LO  0x0000001F\r
 \r
 // Register: PL111_REG_LCD_TIMING_3\r
-#define PL111_BIT_MASK_LEE                0x00010000\r
-#define PL111_BIT_MASK_LED                0x0000007F\r
+#define PL111_BIT_MASK_LEE  0x00010000\r
+#define PL111_BIT_MASK_LED  0x0000007F\r
 \r
 #endif /* _PL111LCD_H__ */\r
EFI Development Kit II mirror for PVE