]> git.proxmox.com Git - mirror_edk2.git/blob - Vlv2TbltDevicePkg/PlatformInitPei/PlatformEarlyInit.h
projects / mirror_edk2.git / blob
? search:


29749277d77b192e37e739dc1ee6539b929ba0e0
[mirror_edk2.git] / Vlv2TbltDevicePkg / PlatformInitPei / PlatformEarlyInit.h
1 /*++
2
3 Copyright (c) 2004 - 2016, Intel Corporation. All rights reserved.<BR>
4
5 SPDX-License-Identifier: BSD-2-Clause-Patent
6
7
8
9 Module Name:
10
11 PlatformEarlyInit.h
12
13 Abstract:
14
15 Platform Early Stage header file
16
17
18
19 --*/
20
21 /*++
22 This file contains an 'Intel Peripheral Driver' and is
23 licensed for Intel CPUs and chipsets under the terms of your
24 license agreement with Intel or your vendor. This file may
25 be modified by the user, subject to additional terms of the
26 license agreement
27 --*/
28
29 #ifndef _EFI_PLATFORM_EARLY_INIT_H_
30 #define _EFI_PLATFORM_EARLY_INIT_H_
31
32 #define EFI_FORWARD_DECLARATION(x) typedef struct _##x x
33 #include <FrameworkPei.h>
34 #include "PlatformBaseAddresses.h"
35 #include "PchAccess.h"
36 #include "VlvAccess.h"
37 #include "SetupMode.h"
38 #include "PlatformBootMode.h"
39 #include "Platform.h"
40 #include "LegacySpeaker.h"
41
42 #include <Ppi/Stall.h>
43 #include <Guid/PlatformInfo.h>
44 #include <Guid/SetupVariable.h>
45 #include <Ppi/AtaController.h>
46 #include <Ppi/FindFv.h>
47 #include <Ppi/BootInRecoveryMode.h>
48 #include <Ppi/ReadOnlyVariable2.h>
49 #include <Ppi/Capsule.h>
50 #include <Guid/EfiVpdData.h>
51 #include <Library/DebugLib.h>
52 #include <Library/BaseMemoryLib.h>
53 #include <Library/PcdLib.h>
54 #include <Library/IoLib.h>
55 #include <Library/HobLib.h>
56 #include <Library/BaseLib.h>
57 #include <Library/PeiServicesLib.h>
58 #include <Library/MtrrLib.h>
59 #include <Library/CpuIA32.h>
60
61 #include <IndustryStandard/Pci22.h>
62 #include <Ppi/Speaker.h>
63 #include <Guid/FirmwareFileSystem.h>
64 #include <Guid/MemoryTypeInformation.h>
65 #include <Ppi/Cache.h>
66 #include <Ppi/Smbus.h>
67 #include <Library/PchPlatformLib.h>
68 #include <Ppi/SmbusPolicy.h>
69 #include <Ppi/Reset.h>
70 #include <Ppi/EndOfPeiPhase.h>
71 #include <Ppi/MemoryDiscovered.h>
72 #include <Ppi/VlvPolicy.h>
73 #include <Guid/GlobalVariable.h>
74 #include <Ppi/RecoveryModule.h>
75 #include <Ppi/DeviceRecoveryModule.h>
76 #include <Guid/Capsule.h>
77 #include <Guid/RecoveryDevice.h>
78 #include <Ppi/MasterBootMode.h>
79 #include <Guid/PlatformCpuInfo.h>
80 #include <Guid/OsSelection.h>
81 #include <Guid/SmramMemoryReserve.h>
82 #include <Register/Msr.h>
83
84 #define SMC_LAN_ON 0x46
85 #define SMC_LAN_OFF 0x47
86 #define SMC_DEEP_S3_STS 0xB2
87
88
89
90
91 //
92 // Wake Event Types
93 //
94 #define SMBIOS_WAKEUP_TYPE_RESERVED 0x00
95 #define SMBIOS_WAKEUP_TYPE_OTHERS 0x01
96 #define SMBIOS_WAKEUP_TYPE_UNKNOWN 0x02
97 #define SMBIOS_WAKEUP_TYPE_APM_TIMER 0x03
98 #define SMBIOS_WAKEUP_TYPE_MODEM_RING 0x04
99 #define SMBIOS_WAKEUP_TYPE_LAN_REMOTE 0x05
100 #define SMBIOS_WAKEUP_TYPE_POWER_SWITCH 0x06
101 #define SMBIOS_WAKEUP_TYPE_PCI_PME 0x07
102 #define SMBIOS_WAKEUP_TYPE_AC_POWER_RESTORED 0x08
103
104 #define EFI_CPUID_VIRT_PHYS_ADDRESS_SIZE 0x80000008
105
106 //
107 // Defines for stall ppi
108 //
109 #define PEI_STALL_RESOLUTION 1
110
111 //
112 // Used in PEI memory test routines
113 //
114 #define MEMORY_TEST_COVER_SPAN 0x40000
115 #define MEMORY_TEST_PATTERN 0x5A5A5A5A
116
117 #define EFI_LOW_BEEP_FREQUENCY 0x31B
118 #define EFI_HIGH_BEEP_FREQUENCY 0x254
119
120 //
121 // General Purpose Constants
122 //
123 #define ICH_ACPI_TIMER_MAX_VALUE 0x1000000 //The timer is 24 bit overflow
124
125
126
127 //
128 //
129 // GPIO Register Settings for ValleyFalls (Tablet)
130 //
131 //
132 // IO Space configyuration registers
133 // Field Descriptions:
134 // USE: Defines the pin's usage model: GPIO (G) or Native (N) mode.
135 // I/O: Defines whether GPIOs are inputs (I) or outputs (O).
136 // (Note: Only meaningful for pins used as GPIOs.)
137 // LVL: This field gives you the initial value for "output" GPIO's.
138 // (Note: The output level is dependent upon whether the pin is inverted.)
139 // TPE: Defines whether Trigger Positive Edge Enable.
140 // TNE: Defines whether Trigger Negative Edge Enable.
141 // WAKE_EN: only support in SUS community
142 // (Note: Only affects the level sent to the GPE logic and does not
143 // affect the level read through the GPIO registers.)
144 //
145 //
146 // Memory spcae configuration registers
147 //
148 // Field Descriptions:
149 // PAD releated:
150 // PAD_CONF0
151 // PAD_CONF1
152 // PAD_VAL
153 // PAD_DFT
154 //
155 // Notes:
156 // 1. N = Native , G = GPIO , I = Input, O = Output, - = BOTH/NOT SURE
157 //
158 // Signal UsedAs USE I/O LVL TPE TNE PCONF0 PCONF1 PVAL PDFT
159 // -------------------------------------------------------------------------------------------------------------------------
160 // GPIO0 UART1_RXD-L N I - - - cd29h - - -
161 // GPIO1 UART1_TXD-0 N O - - - cd29h - - -
162 // *GPIO2 UART1_RTS_B-1 N I - - - cca9h - - -
163 // *GPIO3 UART1_CTS_B-H N O - - - cca9h - - -
164
165 // GPIO4 I2C1_SDA-OD-O N - - - - cca9h - - -
166 // GPIO5 I2C1_SCL-OD-O N - - - - cca9h - - -
167 // GPIO6 I2S_SYSCLK-0 N O - - - 8d51h - - -
168 // GPIO7 I2S_L_R-0 (SP) N O - - - 8cd1h - - -
169 // GPIO8 I2S_DATA_OUT-0 N O - - - 8cd1h - - -
170 // GPIO9 I2S_SDATA_IN-L N I - - - 8cd1h - - -
171
172 // GPIO10 PCM_CLK-0 N O - - - 8d51h - - -
173 // GPIO11 PCM_FSYNC-0 (SP) N O - - - 8cd1h - - -
174 // GPIO12 PCM_DATA_OUT-0 (SP) N O - - - 8cd1h - - -
175 // GPIO13 PCM_DATA_IN-L N I - - - 8d51h - - -
176
177 // GPIO14 SATA_GP0 N - - - - - - - -
178 // GPIO15 I2C2_SDA-OD-O/I N - - - - ccaah - - -
179
180 // GPIO16 SATA_LEDN N O - - - - - - -
181 // GPIO17 UART2_RTS_B-1 N I - - - cd2ah - - -
182 // GPIO18 UART2_CTS_B-H N O - - - ccaah - - -
183 // GPIO19 UART2_RXD-H N I - - - ccaah - - -
184
185 // GPIO20 I2C2_SCL-OD-O/I N - - - - ccaah - - -
186 // GPIO21 **PCIE_CLKREQ4B N - - - - - - - -
187 // GPIO22 UART2_TXD-0 N O - - - ccaah - - -
188 // GPIO23 FLEX_CLK_SE1 N - - - - - - - -
189
190 // GPIO24 SPI0_SCK-0 N O - - - 8d02h - - -
191 // GPIO25 SPI0_CS-1 N O - - - 8d02h - - -
192 // GPIO26 SPI0_MOSI-0 N O - - - 8d02h - - -
193 // GPIO27 SPI0_MISO-L N I - - - 8d02h - - -
194
195 // GPIO28 UART3_RXD-L N I - - - - - - -
196 // GPIO29 UART3_TXD-0 N O - - - - - - -
197 // GPIO30 UART4_RXD-L N I - - - - - - -
198 // GPIO31 UART4_TXD-0 N O - - - - - - -
199
200 // GPIO32 SDMMC1_CLK N - - - - 208d51h - - -
201 // GPIO33 SDMMC1_D0 N - - - - 8cd1h - - -
202 // GPIO34 SDMMC1_D1 N - - - - 8cd1h - - -
203 // GPIO35 SDMMC1_D2 N - - - - 8cd1h - - -
204 // GPIO36 SDMMC1_D3_CD_B N - - - - 8cd1h - - -
205 // GPIO37 MMC1_D4_SD_WE N - - - - 8cd1h - - -
206 // GPIO38 MMC1_D5 N - - - - 8cd1h - - -
207 // GPIO39 MMC1_D6 N - - - - 8cd1h - - -
208 // GPIO40 MMC1_D7 N - - - - 8cd1h - - -
209 // GPIO41 SDMMC1_CMD N - - - - 8cd1h - - -
210 // GPIO42 MMC1_RESET_B N - - - - 208d51h - - -
211
212 // GPIO43 SDMMC2_CLK N - - - - 208d51h - - -
213 // GPIO44 SDMMC2_D0 N - - - - 8cd1h - - -
214 // GPIO45 SDMMC2_D1 N - - - - 8cd1h - - -
215 // GPIO46 SDMMC2_D2 N - - - - 8cd1h - - -
216 // GPIO47 SDMMC2_D3_CD_B N - - - - 8cd1h - - -
217 // GPIO48 SDMMC2_CMD N - - - - 8cd1h - - -
218
219 // GPIO49 SDMMC3_CLK N - - - - 8d51h - - -
220 // GPIO50 SDMMC3_D0 N - - - - 8cd1h - - -
221 // GPIO51 SDMMC3_D1 N - - - - 8cd1h - - -
222 // GPIO52 SDMMC3_D2 N - - - - 8cd1h - - -
223 // GPIO53 SDMMC3_D3 N - - - - 8cd1h - - -
224 // GPIO54 SDMMC3_CD_B N - - - - cca9h - - -
225 // GPIO55 SDMMC3_CMD N - - - - 8cd1h - - -
226 // GPIO56 SDMMC3_1P8_EN N - - - - cd29h - - -
227
228 // GPIO57 LPC_AD0 N - - - - - - - -
229 // GPIO58 LPC_AD1 N - - - - - - - -
230 // GPIO59 LPC_AD2 N - - - - - - - -
231 // GPIO60 LPC_AD3 N - - - - - - - -
232 // GPIO61 LPC_FRAMEB N O - - - - - - -
233 // GPIO62 LPC_CLKOUT0 N O - - - - - - -
234 // GPIO63 LPC_CLKOUT1 N O - - - - - - -
235 // GPIO64 LPC_CLKRUNB N - - - - - - - -
236
237 // GPIO65 SMB_DATA N - - - - - - - -
238 // GPIO66 SMB_CLK N - - - - - - - -
239 // GPIO67 SMB_ALERTB N - - - - - - - -
240
241 // GPIO68 ILB_SEIRQ N - - - - - - - -
242 // GPIO69 SPKR N O - - - - - - -
243
244 //SUS WELL
245
246 //GPIO_SUS0 BT_WAKEUP_VLV N O - - - CCA8h - - -
247 //GPIO_SUS1 BT_CLOCK_REQ N O - - - CCA8h - - -
248 //GPIO_SUS2 WIFI_PWR_EN N O - - - CCA8h - - -
249 //GPIO_SUS3 SD_CARD_PWR_EN N O - - - CD28h - - -
250 //GPIO_SUS4 GPIO_SUS4 N O - - - CD28h - - -
251 //GPIO_SUS5 GPIO_SUS5 N O - - - CD28h - - -
252 //GPIO_SUS6 SUSPWRDNACK N O - - - 8850h - - -
253 //GPIO_SUS7 PMU_SLP_DDRVTT_B N O - - - 8850h - - -
254 //GPIO_SUS8 PMU_WAKE_B N O - - - CCA8h - - -
255 //GPIO_SUS9 PMU_PWRBTN_B N O - - - CCA8h - - -
256 //GPIO_SUS10 PMU_WAKE_LAN_B N O - - - CCA8h - - -
257 //GPIO_SUS11 SUS_STAT_B N O - - - C828h - - -
258 //GPIO_SUS12 GPIO_SUS12 N O - - - C828h - - -
259 //GPIO_SUS13 USB_OC0_B-20K,H N O - - - CCA8h - - -
260 //GPIO_SUS14 GPIO_SUS14 N O - - - CCA8h - - -
261 //GPIO_SUS15 SPI_CS1_B-20K,H N O - - - 8C80h - - -
262 //GPIO_SUS16 PMU_SUSCLK N O - - - C828h - - -
263 //
264
265
266 #define VF_TAB_GPIO_USE_SEL_VAL_0_31 0x00000000
267 #define VF_TAB_GPIO_USE_SEL_VAL_32_63 0x00000000
268 #define VF_TAB_GPIO_USE_SEL_VAL_64_70 0x00000000
269 #define VF_TAB_GPIO_USE_SEL_VAL_SUS 0x00000000
270
271 //
272 //1010 --00 0100 01-- 0101 --0- 0001 1010
273 //
274 #define VF_TAB_GPIO_IO_SEL_VAL_0_31 0x00000000 // BIT30 | BIT28 | BIT27 | BIT19 | BIT17 | BIT13 | BIT9 | BIT2 | BIT0
275 #define VF_TAB_GPIO_IO_SEL_VAL_32_63 0x00000000
276 #define VF_TAB_GPIO_IO_SEL_VAL_64_70 0x00000000
277 #define VF_TAB_GPIO_IO_SEL_VAL_SUS 0x00000000
278
279
280 #define VF_TAB_GPIO_LVL_VAL_0_31 0x00000000
281 #define VF_TAB_GPIO_LVL_VAL_32_63 0x00000000
282 #define VF_TAB_GPIO_LVL_VAL_64_70 0x00000000
283 #define VF_TAB_GPIO_LVL_VAL_SUS 0x00000000
284
285 #define VF_TAB_GPIO_TPE_VAL_0_31 0x00000000
286 #define VF_TAB_GPIO_TPE_VAL_SUS 0x00000000
287
288 #define VF_TAB_GPIO_TNE_VAL_0_31 0x00000000
289 #define VF_TAB_GPIO_TNE_VAL_SUS 0x00000000
290
291 #define VF_TAB_GPIO_TS_VAL_0_31 0x00000000
292 #define VF_TAB_GPIO_TS_VAL_SUS 0x00000000
293
294
295 //
296 // Memory space registers
297 //
298
299 //
300 // CONF0
301 //
302 #define VF_TAB_PAD_CONF0_GPIO0 0xcd29
303 #define VF_TAB_PAD_CONF0_GPIO1 0xcd29
304 #define VF_TAB_PAD_CONF0_GPIO2 0xcca9
305 #define VF_TAB_PAD_CONF0_GPIO3 0xcca9
306 #define VF_TAB_PAD_CONF0_GPIO4 0xcca9
307 #define VF_TAB_PAD_CONF0_GPIO5 0xcca9
308 #define VF_TAB_PAD_CONF0_GPIO6 0x8d51
309 #define VF_TAB_PAD_CONF0_GPIO7 0x8cd1
310 #define VF_TAB_PAD_CONF0_GPIO8 0x8cd1
311 #define VF_TAB_PAD_CONF0_GPIO9 0x8cd1
312 #define VF_TAB_PAD_CONF0_GPIO10 0x8d51
313 #define VF_TAB_PAD_CONF0_GPIO11 0x8cd1
314 #define VF_TAB_PAD_CONF0_GPIO12 0x8cd1
315 #define VF_TAB_PAD_CONF0_GPIO13 0x8d51
316 #define VF_TAB_PAD_CONF0_GPIO14 0xCCA8
317 #define VF_TAB_PAD_CONF0_GPIO15 0xccaa
318 #define VF_TAB_PAD_CONF0_GPIO16 0xC828
319 #define VF_TAB_PAD_CONF0_GPIO17 0xcd2a
320 #define VF_TAB_PAD_CONF0_GPIO18 0xccaa
321 #define VF_TAB_PAD_CONF0_GPIO19 0xccaa
322 #define VF_TAB_PAD_CONF0_GPIO20 0xccaa
323 #define VF_TAB_PAD_CONF0_GPIO21 0xCCA9
324 #define VF_TAB_PAD_CONF0_GPIO22 0xccaa
325 #define VF_TAB_PAD_CONF0_GPIO23 0xCD2A
326 #define VF_TAB_PAD_CONF0_GPIO24 0x8d02
327 #define VF_TAB_PAD_CONF0_GPIO25 0x8d02
328 #define VF_TAB_PAD_CONF0_GPIO26 0x8d02
329 #define VF_TAB_PAD_CONF0_GPIO27 0x8d02
330 #define VF_TAB_PAD_CONF0_GPIO28 0x8D02
331 #define VF_TAB_PAD_CONF0_GPIO29 0x8D02
332 #define VF_TAB_PAD_CONF0_GPIO30 0x8D00
333 #define VF_TAB_PAD_CONF0_GPIO31 0xCD2A
334 #define VF_TAB_PAD_CONF0_GPIO32 0x208d51
335 #define VF_TAB_PAD_CONF0_GPIO33 0x8cd1
336 #define VF_TAB_PAD_CONF0_GPIO34 0x8cd1
337 #define VF_TAB_PAD_CONF0_GPIO35 0x8cd1
338 #define VF_TAB_PAD_CONF0_GPIO36 0x8cd1
339 #define VF_TAB_PAD_CONF0_GPIO37 0x8cd1
340 #define VF_TAB_PAD_CONF0_GPIO38 0x8cd1
341 #define VF_TAB_PAD_CONF0_GPIO39 0x8cd1
342 #define VF_TAB_PAD_CONF0_GPIO40 0x8cd1
343 #define VF_TAB_PAD_CONF0_GPIO41 0x8cd1
344 #define VF_TAB_PAD_CONF0_GPIO42 0x208d51
345 #define VF_TAB_PAD_CONF0_GPIO43 0x208d51
346 #define VF_TAB_PAD_CONF0_GPIO44 0x8cd1
347 #define VF_TAB_PAD_CONF0_GPIO45 0x8cd1
348 #define VF_TAB_PAD_CONF0_GPIO46 0x8cd1
349 #define VF_TAB_PAD_CONF0_GPIO47 0x8cd1
350 #define VF_TAB_PAD_CONF0_GPIO48 0x8cd1
351 #define VF_TAB_PAD_CONF0_GPIO49 0x8d51
352 #define VF_TAB_PAD_CONF0_GPIO50 0x8cd1
353 #define VF_TAB_PAD_CONF0_GPIO51 0x8cd1
354 #define VF_TAB_PAD_CONF0_GPIO52 0x8cd1
355 #define VF_TAB_PAD_CONF0_GPIO53 0x8cd1
356 #define VF_TAB_PAD_CONF0_GPIO54 0xcca9
357 #define VF_TAB_PAD_CONF0_GPIO55 0x8cd1
358 #define VF_TAB_PAD_CONF0_GPIO56 0xcd29
359 #define VF_TAB_PAD_CONF0_GPIO57 0x8C80
360 #define VF_TAB_PAD_CONF0_GPIO58 0x8C80
361 #define VF_TAB_PAD_CONF0_GPIO59 0x8C80
362 #define VF_TAB_PAD_CONF0_GPIO60 0x8C80
363 #define VF_TAB_PAD_CONF0_GPIO61 0x8800
364 #define VF_TAB_PAD_CONF0_GPIO62 0x8D00
365 #define VF_TAB_PAD_CONF0_GPIO63 0x8800
366 #define VF_TAB_PAD_CONF0_GPIO64 0x8800
367 #define VF_TAB_PAD_CONF0_GPIO65 0xC828
368 #define VF_TAB_PAD_CONF0_GPIO66 0xC828
369 #define VF_TAB_PAD_CONF0_GPIO67 0xC828
370 #define VF_TAB_PAD_CONF0_GPIO68 0xCCA8
371 #define VF_TAB_PAD_CONF0_GPIO69 0xC828
372 #define VF_TAB_PAD_CONF0_GPIO70 0xCCA8
373
374
375
376 //
377 // PAD_CONF1
378 //
379 #define VF_TAB_PAD_CONF1_GPIO0 0x20002
380 #define VF_TAB_PAD_CONF1_GPIO1 0x20002
381 #define VF_TAB_PAD_CONF1_GPIO2 0x20002
382 #define VF_TAB_PAD_CONF1_GPIO3 0x20002
383 #define VF_TAB_PAD_CONF1_GPIO4 0x20002
384 #define VF_TAB_PAD_CONF1_GPIO5 0x20002
385 #define VF_TAB_PAD_CONF1_GPIO6 0x1F000F
386 #define VF_TAB_PAD_CONF1_GPIO7 0x1F000F
387 #define VF_TAB_PAD_CONF1_GPIO8 0x1F000F
388 #define VF_TAB_PAD_CONF1_GPIO9 0x1F000F
389 #define VF_TAB_PAD_CONF1_GPIO10 0x1F000F
390 #define VF_TAB_PAD_CONF1_GPIO11 0x1F000F
391 #define VF_TAB_PAD_CONF1_GPIO12 0x1F000F
392 #define VF_TAB_PAD_CONF1_GPIO13 0x1F000F
393 #define VF_TAB_PAD_CONF1_GPIO14 0x20002
394 #define VF_TAB_PAD_CONF1_GPIO15 0x20002
395 #define VF_TAB_PAD_CONF1_GPIO16 0x20002
396 #define VF_TAB_PAD_CONF1_GPIO17 0x20002
397 #define VF_TAB_PAD_CONF1_GPIO18 0x20002
398 #define VF_TAB_PAD_CONF1_GPIO19 0x20002
399 #define VF_TAB_PAD_CONF1_GPIO20 0x20002
400 #define VF_TAB_PAD_CONF1_GPIO21 0x20002
401 #define VF_TAB_PAD_CONF1_GPIO22 0x20002
402 #define VF_TAB_PAD_CONF1_GPIO23 0x20002
403 #define VF_TAB_PAD_CONF1_GPIO24 0x00000
404 #define VF_TAB_PAD_CONF1_GPIO25 0x00000
405 #define VF_TAB_PAD_CONF1_GPIO26 0x00000
406 #define VF_TAB_PAD_CONF1_GPIO27 0x00000
407 #define VF_TAB_PAD_CONF1_GPIO28 0x00000
408 #define VF_TAB_PAD_CONF1_GPIO29 0x00000
409 #define VF_TAB_PAD_CONF1_GPIO30 0x00000
410 #define VF_TAB_PAD_CONF1_GPIO31 0x20002
411 #define VF_TAB_PAD_CONF1_GPIO32 0x00000
412 #define VF_TAB_PAD_CONF1_GPIO33 0x00000
413 #define VF_TAB_PAD_CONF1_GPIO34 0x00000
414 #define VF_TAB_PAD_CONF1_GPIO35 0x00000
415 #define VF_TAB_PAD_CONF1_GPIO36 0x00000
416 #define VF_TAB_PAD_CONF1_GPIO37 0x00000
417 #define VF_TAB_PAD_CONF1_GPIO38 0x00000
418 #define VF_TAB_PAD_CONF1_GPIO39 0x00000
419 #define VF_TAB_PAD_CONF1_GPIO40 0x00000
420 #define VF_TAB_PAD_CONF1_GPIO41 0x00000
421 #define VF_TAB_PAD_CONF1_GPIO42 0x00000
422 #define VF_TAB_PAD_CONF1_GPIO43 0x00000
423 #define VF_TAB_PAD_CONF1_GPIO44 0x00000
424 #define VF_TAB_PAD_CONF1_GPIO45 0x00000
425 #define VF_TAB_PAD_CONF1_GPIO46 0x00000
426 #define VF_TAB_PAD_CONF1_GPIO47 0x00000
427 #define VF_TAB_PAD_CONF1_GPIO48 0x00000
428 #define VF_TAB_PAD_CONF1_GPIO49 0x00000
429 #define VF_TAB_PAD_CONF1_GPIO50 0x00000
430 #define VF_TAB_PAD_CONF1_GPIO51 0x00000
431 #define VF_TAB_PAD_CONF1_GPIO52 0x00000
432 #define VF_TAB_PAD_CONF1_GPIO53 0x00000
433 #define VF_TAB_PAD_CONF1_GPIO54 0x20002
434 #define VF_TAB_PAD_CONF1_GPIO55 0x00000
435 #define VF_TAB_PAD_CONF1_GPIO56 0x20002
436 #define VF_TAB_PAD_CONF1_GPIO57 0x00000
437 #define VF_TAB_PAD_CONF1_GPIO58 0x00000
438 #define VF_TAB_PAD_CONF1_GPIO59 0x00000
439 #define VF_TAB_PAD_CONF1_GPIO60 0x00000
440 #define VF_TAB_PAD_CONF1_GPIO61 0x00000
441 #define VF_TAB_PAD_CONF1_GPIO62 0x00000
442 #define VF_TAB_PAD_CONF1_GPIO63 0x00000
443 #define VF_TAB_PAD_CONF1_GPIO64 0x00000
444 #define VF_TAB_PAD_CONF1_GPIO65 0x20002
445 #define VF_TAB_PAD_CONF1_GPIO66 0x20002
446 #define VF_TAB_PAD_CONF1_GPIO67 0x20002
447 #define VF_TAB_PAD_CONF1_GPIO68 0x20002
448 #define VF_TAB_PAD_CONF1_GPIO69 0x20002
449 #define VF_TAB_PAD_CONF1_GPIO70 0x20002
450
451
452 //
453 // PAD_VAL
454 //
455 #define VF_TAB_PAD_VAL_GPIO0 0x2
456 #define VF_TAB_PAD_VAL_GPIO1 0x2
457 #define VF_TAB_PAD_VAL_GPIO2 0x2
458 #define VF_TAB_PAD_VAL_GPIO3 0x2
459 #define VF_TAB_PAD_VAL_GPIO4 0x2
460 #define VF_TAB_PAD_VAL_GPIO5 0x2
461 #define VF_TAB_PAD_VAL_GPIO6 0x2
462 #define VF_TAB_PAD_VAL_GPIO7 0x2
463 #define VF_TAB_PAD_VAL_GPIO8 0x2
464 #define VF_TAB_PAD_VAL_GPIO9 0x2
465 #define VF_TAB_PAD_VAL_GPIO10 0x2
466 #define VF_TAB_PAD_VAL_GPIO11 0x2
467 #define VF_TAB_PAD_VAL_GPIO12 0x2
468 #define VF_TAB_PAD_VAL_GPIO13 0x2
469 #define VF_TAB_PAD_VAL_GPIO14 0x2
470 #define VF_TAB_PAD_VAL_GPIO15 0x2
471 #define VF_TAB_PAD_VAL_GPIO16 0x4
472 #define VF_TAB_PAD_VAL_GPIO17 0x2
473 #define VF_TAB_PAD_VAL_GPIO18 0x2
474 #define VF_TAB_PAD_VAL_GPIO19 0x2
475 #define VF_TAB_PAD_VAL_GPIO20 0x2
476 #define VF_TAB_PAD_VAL_GPIO21 0x2
477 #define VF_TAB_PAD_VAL_GPIO22 0x2
478 #define VF_TAB_PAD_VAL_GPIO23 0x2
479 #define VF_TAB_PAD_VAL_GPIO24 0x2
480 #define VF_TAB_PAD_VAL_GPIO25 0x2
481 #define VF_TAB_PAD_VAL_GPIO26 0x2
482 #define VF_TAB_PAD_VAL_GPIO27 0x2
483 #define VF_TAB_PAD_VAL_GPIO28 0x2
484 #define VF_TAB_PAD_VAL_GPIO29 0x2
485 #define VF_TAB_PAD_VAL_GPIO30 0x2
486 #define VF_TAB_PAD_VAL_GPIO31 0x2
487 #define VF_TAB_PAD_VAL_GPIO32 0x2
488 #define VF_TAB_PAD_VAL_GPIO33 0x2
489 #define VF_TAB_PAD_VAL_GPIO34 0x2
490 #define VF_TAB_PAD_VAL_GPIO35 0x2
491 #define VF_TAB_PAD_VAL_GPIO36 0x2
492 #define VF_TAB_PAD_VAL_GPIO37 0x2
493 #define VF_TAB_PAD_VAL_GPIO38 0x2
494 #define VF_TAB_PAD_VAL_GPIO39 0x2
495 #define VF_TAB_PAD_VAL_GPIO40 0x2
496 #define VF_TAB_PAD_VAL_GPIO41 0x2
497 #define VF_TAB_PAD_VAL_GPIO42 0x2
498 #define VF_TAB_PAD_VAL_GPIO43 0x2
499 #define VF_TAB_PAD_VAL_GPIO44 0x2
500 #define VF_TAB_PAD_VAL_GPIO45 0x2
501 #define VF_TAB_PAD_VAL_GPIO46 0x2
502 #define VF_TAB_PAD_VAL_GPIO47 0x2
503 #define VF_TAB_PAD_VAL_GPIO48 0x2
504 #define VF_TAB_PAD_VAL_GPIO49 0x2
505 #define VF_TAB_PAD_VAL_GPIO50 0x2
506 #define VF_TAB_PAD_VAL_GPIO51 0x2
507 #define VF_TAB_PAD_VAL_GPIO52 0x2
508 #define VF_TAB_PAD_VAL_GPIO53 0x2
509 #define VF_TAB_PAD_VAL_GPIO54 0x2
510 #define VF_TAB_PAD_VAL_GPIO55 0x2
511 #define VF_TAB_PAD_VAL_GPIO56 0x2
512 #define VF_TAB_PAD_VAL_GPIO57 0x2
513 #define VF_TAB_PAD_VAL_GPIO58 0x2
514 #define VF_TAB_PAD_VAL_GPIO59 0x2
515 #define VF_TAB_PAD_VAL_GPIO60 0x2
516 #define VF_TAB_PAD_VAL_GPIO61 0x4
517 #define VF_TAB_PAD_VAL_GPIO62 0x2
518 #define VF_TAB_PAD_VAL_GPIO63 0x2
519 #define VF_TAB_PAD_VAL_GPIO64 0x2
520 #define VF_TAB_PAD_VAL_GPIO65 0x2
521 #define VF_TAB_PAD_VAL_GPIO66 0x2
522 #define VF_TAB_PAD_VAL_GPIO67 0x0
523 #define VF_TAB_PAD_VAL_GPIO68 0x2
524 #define VF_TAB_PAD_VAL_GPIO69 0x4
525 #define VF_TAB_PAD_VAL_GPIO70 0x2
526
527
528 //
529 // PAD_DFT
530 //
531 #define VF_TAB_PAD_DFT_GPIO0 0xC
532 #define VF_TAB_PAD_DFT_GPIO1 0xC
533 #define VF_TAB_PAD_DFT_GPIO2 0xC
534 #define VF_TAB_PAD_DFT_GPIO3 0xC
535 #define VF_TAB_PAD_DFT_GPIO4 0xC
536 #define VF_TAB_PAD_DFT_GPIO5 0xC
537 #define VF_TAB_PAD_DFT_GPIO6 0xC
538 #define VF_TAB_PAD_DFT_GPIO7 0xC
539 #define VF_TAB_PAD_DFT_GPIO8 0xC
540 #define VF_TAB_PAD_DFT_GPIO9 0xC
541 #define VF_TAB_PAD_DFT_GPIO10 0xC
542 #define VF_TAB_PAD_DFT_GPIO11 0xC
543 #define VF_TAB_PAD_DFT_GPIO12 0xC
544 #define VF_TAB_PAD_DFT_GPIO13 0xC
545 #define VF_TAB_PAD_DFT_GPIO14 0xC
546 #define VF_TAB_PAD_DFT_GPIO15 0xC
547 #define VF_TAB_PAD_DFT_GPIO16 0xC
548 #define VF_TAB_PAD_DFT_GPIO17 0xC
549 #define VF_TAB_PAD_DFT_GPIO18 0xC
550 #define VF_TAB_PAD_DFT_GPIO19 0xC
551 #define VF_TAB_PAD_DFT_GPIO20 0xC
552 #define VF_TAB_PAD_DFT_GPIO21 0xC
553 #define VF_TAB_PAD_DFT_GPIO22 0xC
554 #define VF_TAB_PAD_DFT_GPIO23 0xC
555 #define VF_TAB_PAD_DFT_GPIO24 0xC
556 #define VF_TAB_PAD_DFT_GPIO25 0xC
557 #define VF_TAB_PAD_DFT_GPIO26 0xC
558 #define VF_TAB_PAD_DFT_GPIO27 0xC
559 #define VF_TAB_PAD_DFT_GPIO28 0xC
560 #define VF_TAB_PAD_DFT_GPIO29 0xC
561 #define VF_TAB_PAD_DFT_GPIO30 0xC
562 #define VF_TAB_PAD_DFT_GPIO31 0xC
563 #define VF_TAB_PAD_DFT_GPIO32 0xC
564 #define VF_TAB_PAD_DFT_GPIO33 0xC
565 #define VF_TAB_PAD_DFT_GPIO34 0xC
566 #define VF_TAB_PAD_DFT_GPIO35 0xC
567 #define VF_TAB_PAD_DFT_GPIO36 0xC
568 #define VF_TAB_PAD_DFT_GPIO37 0xC
569 #define VF_TAB_PAD_DFT_GPIO38 0xC
570 #define VF_TAB_PAD_DFT_GPIO39 0xC
571 #define VF_TAB_PAD_DFT_GPIO40 0xC
572 #define VF_TAB_PAD_DFT_GPIO41 0xC
573 #define VF_TAB_PAD_DFT_GPIO42 0xC
574 #define VF_TAB_PAD_DFT_GPIO43 0xC
575 #define VF_TAB_PAD_DFT_GPIO44 0xC
576 #define VF_TAB_PAD_DFT_GPIO45 0xC
577 #define VF_TAB_PAD_DFT_GPIO46 0xC
578 #define VF_TAB_PAD_DFT_GPIO47 0xC
579 #define VF_TAB_PAD_DFT_GPIO48 0xC
580 #define VF_TAB_PAD_DFT_GPIO49 0xC
581 #define VF_TAB_PAD_DFT_GPIO50 0xC
582 #define VF_TAB_PAD_DFT_GPIO51 0xC
583 #define VF_TAB_PAD_DFT_GPIO52 0xC
584 #define VF_TAB_PAD_DFT_GPIO53 0xC
585 #define VF_TAB_PAD_DFT_GPIO54 0xC
586 #define VF_TAB_PAD_DFT_GPIO55 0xC
587 #define VF_TAB_PAD_DFT_GPIO56 0xC
588 #define VF_TAB_PAD_DFT_GPIO57 0xC
589 #define VF_TAB_PAD_DFT_GPIO58 0xC
590 #define VF_TAB_PAD_DFT_GPIO59 0xC
591 #define VF_TAB_PAD_DFT_GPIO60 0xC
592 #define VF_TAB_PAD_DFT_GPIO61 0xC
593 #define VF_TAB_PAD_DFT_GPIO62 0xC
594 #define VF_TAB_PAD_DFT_GPIO63 0xC
595 #define VF_TAB_PAD_DFT_GPIO64 0xC
596 #define VF_TAB_PAD_DFT_GPIO65 0xC
597 #define VF_TAB_PAD_DFT_GPIO66 0xC
598 #define VF_TAB_PAD_DFT_GPIO67 0xC
599 #define VF_TAB_PAD_DFT_GPIO68 0xC
600 #define VF_TAB_PAD_DFT_GPIO69 0xC
601 #define VF_TAB_PAD_DFT_GPIO70 0xC
602
603
604 //
605 //SUS WELL
606 //
607
608 //
609 // CONF0
610 //
611 #define VF_TAB_PAD_CONF0_GPIO_SUS0 0xCCA8
612 #define VF_TAB_PAD_CONF0_GPIO_SUS1 0xCCA8
613 #define VF_TAB_PAD_CONF0_GPIO_SUS2 0xCCA8
614 #define VF_TAB_PAD_CONF0_GPIO_SUS3 0xCD28
615 #define VF_TAB_PAD_CONF0_GPIO_SUS4 0xCD28
616 #define VF_TAB_PAD_CONF0_GPIO_SUS5 0xCD28
617 #define VF_TAB_PAD_CONF0_GPIO_SUS6 0x8850
618 #define VF_TAB_PAD_CONF0_GPIO_SUS7 0x8850
619 #define VF_TAB_PAD_CONF0_GPIO_SUS8 0xCCA8
620 #define VF_TAB_PAD_CONF0_GPIO_SUS9 0xCCA8
621 #define VF_TAB_PAD_CONF0_GPIO_SUS10 0xCCA8
622 #define VF_TAB_PAD_CONF0_GPIO_SUS11 0xC828
623 #define VF_TAB_PAD_CONF0_GPIO_SUS12 0xC828
624 #define VF_TAB_PAD_CONF0_GPIO_SUS13 0xCCA8
625 #define VF_TAB_PAD_CONF0_GPIO_SUS14 0xCCA8
626 #define VF_TAB_PAD_CONF0_GPIO_SUS15 0x8C80
627 #define VF_TAB_PAD_CONF0_GPIO_SUS16 0xC828
628
629 //
630 // CONF1
631 //
632 #define VF_TAB_PAD_CONF1_GPIO_SUS0 0
633 #define VF_TAB_PAD_CONF1_GPIO_SUS1 0
634 #define VF_TAB_PAD_CONF1_GPIO_SUS2 0
635 #define VF_TAB_PAD_CONF1_GPIO_SUS3 0
636 #define VF_TAB_PAD_CONF1_GPIO_SUS4 0
637 #define VF_TAB_PAD_CONF1_GPIO_SUS5 0
638 #define VF_TAB_PAD_CONF1_GPIO_SUS6 0
639 #define VF_TAB_PAD_CONF1_GPIO_SUS7 0
640 #define VF_TAB_PAD_CONF1_GPIO_SUS8 0
641 #define VF_TAB_PAD_CONF1_GPIO_SUS9 0
642 #define VF_TAB_PAD_CONF1_GPIO_SUS10 0
643 #define VF_TAB_PAD_CONF1_GPIO_SUS11 0
644 #define VF_TAB_PAD_CONF1_GPIO_SUS12 0
645 #define VF_TAB_PAD_CONF1_GPIO_SUS13 0
646 #define VF_TAB_PAD_CONF1_GPIO_SUS14 0
647 #define VF_TAB_PAD_CONF1_GPIO_SUS15 0
648 #define VF_TAB_PAD_CONF1_GPIO_SUS16 0
649
650 //
651 // PAD_VAL
652 //
653 #define VF_TAB_PAD_VAL_GPIO_SUS0 0
654 #define VF_TAB_PAD_VAL_GPIO_SUS1 0
655 #define VF_TAB_PAD_VAL_GPIO_SUS2 0
656 #define VF_TAB_PAD_VAL_GPIO_SUS3 0
657 #define VF_TAB_PAD_VAL_GPIO_SUS4 0
658 #define VF_TAB_PAD_VAL_GPIO_SUS5 0
659 #define VF_TAB_PAD_VAL_GPIO_SUS6 0
660 #define VF_TAB_PAD_VAL_GPIO_SUS7 0
661 #define VF_TAB_PAD_VAL_GPIO_SUS8 0
662 #define VF_TAB_PAD_VAL_GPIO_SUS9 0
663 #define VF_TAB_PAD_VAL_GPIO_SUS10 0
664 #define VF_TAB_PAD_VAL_GPIO_SUS11 0
665 #define VF_TAB_PAD_VAL_GPIO_SUS12 0
666 #define VF_TAB_PAD_VAL_GPIO_SUS13 0
667 #define VF_TAB_PAD_VAL_GPIO_SUS14 0
668 #define VF_TAB_PAD_VAL_GPIO_SUS15 0
669 #define VF_TAB_PAD_VAL_GPIO_SUS16 0
670
671 //
672 // PAD_DFT
673 //
674 #define VF_TAB_PAD_DFT_GPIO_SUS0 0
675 #define VF_TAB_PAD_DFT_GPIO_SUS1 0
676 #define VF_TAB_PAD_DFT_GPIO_SUS2 0
677 #define VF_TAB_PAD_DFT_GPIO_SUS3 0
678 #define VF_TAB_PAD_DFT_GPIO_SUS4 0
679 #define VF_TAB_PAD_DFT_GPIO_SUS5 0
680 #define VF_TAB_PAD_DFT_GPIO_SUS6 0
681 #define VF_TAB_PAD_DFT_GPIO_SUS7 0
682 #define VF_TAB_PAD_DFT_GPIO_SUS8 0
683 #define VF_TAB_PAD_DFT_GPIO_SUS9 0
684 #define VF_TAB_PAD_DFT_GPIO_SUS10 0
685 #define VF_TAB_PAD_DFT_GPIO_SUS11 0
686 #define VF_TAB_PAD_DFT_GPIO_SUS12 0
687 #define VF_TAB_PAD_DFT_GPIO_SUS13 0
688 #define VF_TAB_PAD_DFT_GPIO_SUS14 0
689 #define VF_TAB_PAD_DFT_GPIO_SUS15 0
690 #define VF_TAB_PAD_DFT_GPIO_SUS16 0
691
692
693 //
694 //
695 // GPIO Register Settings for ValleyFalls (Netbook)
696 //
697 //
698 // IO Space configyuration registers
699 // Field Descriptions:
700 // USE: Defines the pin's usage model: GPIO (G) or Native (N) mode.
701 // I/O: Defines whether GPIOs are inputs (I) or outputs (O).
702 // (Note: Only meaningful for pins used as GPIOs.)
703 // LVL: This field gives you the initial value for "output" GPIO's.
704 // (Note: The output level is dependent upon whether the pin is inverted.)
705 // TPE: Defines whether Trigger Positive Edge Enable.
706 // TNE: Defines whether Trigger Negative Edge Enable.
707 // WAKE_EN: only support in SUS community
708 // (Note: Only affects the level sent to the GPE logic and does not
709 // affect the level read through the GPIO registers.)
710 //
711 //
712 // Memory spcae configuration registers
713 //
714 // Field Descriptions:
715 // PAD releated:
716 // PAD_CONF0
717 // PAD_CONF1
718 // PAD_VAL
719 // PAD_DFT
720 //
721 // Notes:
722 // 1. N = Native , G = GPIO , I = Input, O = Output, - = BOTH/NOT SURE
723 //
724 // Signal UsedAs USE I/O LVL TPE TNE PCONF0 PCONF1 PVAL PDFT
725 // -------------------------------------------------------------------------------------------------------------------------
726 // GPIO0 UART1_RXD-L N I - - - cd29h - - -
727 // GPIO1 UART1_TXD-0 N O - - - cd29h - - -
728 // *GPIO2 UART1_RTS_B-1 N I - - - cca9h - - -
729 // *GPIO3 UART1_CTS_B-H N O - - - cca9h - - -
730
731 // GPIO4 NMI_B-H G - - - - cca9h - - -
732 // GPIO5 GPIO_D5 G - - - - cca9h - - -
733 // GPIO6 GPIO_D6 G O - - - 8d51h - - -
734 // GPIO7 GPIO_D7 G O - - - 8cd1h - - -
735 // GPIO8 GPIO_D8 G O - - - 8cd1h - - -
736 // GPIO9 GPIO_D9 G I - - - 8cd1h - - -
737
738 // GPIO10 GPIO_D10 G O - - - 8d51h - - -
739 // GPIO11 GPIO_D11 G O - - - 8cd1h - - -
740 // GPIO12 GPIO_D12 G O - - - 8cd1h - - -
741 // GPIO13 GPIO_D13 G I - - - 8d51h - - -
742
743 // GPIO14 SATA_GP0 N - - - - - - - -
744 // GPIO15 SATA_GP1-L N - - - - ccaah - - -
745
746 // GPIO16 SATA_LEDN-OD-O N O - - - - - - -
747 // GPIO17 PCIE_CLKREQ0B-20K,H N I - - - cd2ah - - -
748 // GPIO18 PCIE_CLKREQ1B-20K,H N O - - - ccaah - - -
749 // GPIO19 PCIE_CLKREQ2B-20K,H N I - - - ccaah - - -
750 // GPIO20 PCIE_CLKREQ3B-20K,H N - - - - ccaah - - -
751 // GPIO21 PCIE_CLKREQ4B-20K,H N - - - - - - - -
752 // GPIO22 FLEX_CLK_SE0-20K,L N O - - - ccaah - - -
753 // GPIO23 FLEX_CLK_SE1-20K,L N - - - - - - - -
754
755 // GPIO24 HDA_RSTB N O - - - 8d02h - - -
756 // GPIO25 HDA_SYNC N O - - - 8d02h - - -
757 // GPIO26 HDA_CLK N O - - - 8d02h - - -
758 // GPIO27 HDA_SDO N I - - - 8d02h - - -
759 // GPIO28 HDA_SDI0 N I - - - - - - -
760 // GPIO29 HDA_SDI1 N O - - - - - - -
761 // GPIO30 HDA_DOCKRSTB N I - - - - - - -
762 // GPIO31 HDA_DOCKENB N O - - - - - - -
763
764 // GPIO32 SDMMC1_CLK N - - - - 208d51h - - -
765 // GPIO33 SDMMC1_D0 N - - - - 8cd1h - - -
766 // GPIO34 SDMMC1_D1 N - - - - 8cd1h - - -
767 // GPIO35 SDMMC1_D2 N - - - - 8cd1h - - -
768 // GPIO36 SDMMC1_D3_CD_B N - - - - 8cd1h - - -
769 // GPIO37 MMC1_D4_SD_WE N - - - - 8cd1h - - -
770 // GPIO38 MMC1_D5 N - - - - 8cd1h - - -
771 // GPIO39 MMC1_D6 N - - - - 8cd1h - - -
772 // GPIO40 MMC1_D7 N - - - - 8cd1h - - -
773 // GPIO41 SDMMC1_CMD N - - - - 8cd1h - - -
774 // GPIO42 MMC1_RESET_B N - - - - 208d51h - - -
775
776 // GPIO43 SDMMC2_CLK N - - - - 208d51h - - -
777 // GPIO44 SDMMC2_D0 N - - - - 8cd1h - - -
778 // GPIO45 SDMMC2_D1 N - - - - 8cd1h - - -
779 // GPIO46 SDMMC2_D2 N - - - - 8cd1h - - -
780 // GPIO47 SDMMC2_D3_CD_B N - - - - 8cd1h - - -
781 // GPIO48 SDMMC2_CMD N - - - - 8cd1h - - -
782
783 // GPIO49 SDMMC3_CLK N - - - - 8d51h - - -
784 // GPIO50 SDMMC3_D0 N - - - - 8cd1h - - -
785 // GPIO51 SDMMC3_D1 N - - - - 8cd1h - - -
786 // GPIO52 SDMMC3_D2 N - - - - 8cd1h - - -
787 // GPIO53 SDMMC3_D3 N - - - - 8cd1h - - -
788 // GPIO54 SDMMC3_CD_B N - - - - cca9h - - -
789 // GPIO55 SDMMC3_CMD N - - - - 8cd1h - - -
790 // GPIO56 SDMMC3_1P8_EN N - - - - cd29h - - -
791
792 // GPIO57 LPC_AD0 N - - - - - - - -
793 // GPIO58 LPC_AD1 N - - - - - - - -
794 // GPIO59 LPC_AD2 N - - - - - - - -
795 // GPIO60 LPC_AD3 N - - - - - - - -
796 // GPIO61 LPC_FRAMEB N O - - - - - - -
797 // GPIO62 LPC_CLKOUT0 N O - - - - - - -
798 // GPIO63 LPC_CLKOUT1 N O - - - - - - -
799 // GPIO64 LPC_CLKRUNB N - - - - - - - -
800
801 // GPIO65 SMB_DATA N - - - - - - - -
802 // GPIO66 SMB_CLK N - - - - - - - -
803 // GPIO67 SMB_ALERTB N - - - - - - - -
804
805 // GPIO68 ILB_SEIRQ N - - - - - - - -
806 // GPIO69 SPKR N O - - - - - - -
807
808 //SUS WELL
809
810
811 //GPIO_SUS0 GPIO_SUS0 N O - - - CCA8h - - -
812 //GPIO_SUS1 GPIO_SUS1 N O - - - CCA8h - - -
813 //GPIO_SUS2 GPIO_SUS2 N O - - - CCA8h - - -
814 //GPIO_SUS3 GPIO_SUS3 N O - - - CD28h - - -
815 //GPIO_SUS4 GPIO_SUS4 N O - - - CD28h - - -
816 //GPIO_SUS5 GPIO_SUS5 N O - - - CD28h - - -
817 //GPIO_SUS6 SUSPWRDNACK-0 N O - - - 8850h - - -
818 //GPIO_SUS7 PMU_SLP_DDRVTT_B-0 N O - - - 8850h - - -
819 //GPIO_SUS8 PMU_WAKE_B-20K,H N O - - - CCA8h - - -
820 //GPIO_SUS9 PMU_PWRBTN_B-20K,H N O - - - CCA8h - - -
821 //GPIO_SUS10 PMU_WAKE_LAN_B-20K,H N O - - - CCA8h - - -
822 //GPIO_SUS11 SUS_STAT_B-1 N O - - - C828h - - -
823 //GPIO_SUS12 PMU_SUSCLK-0 N O - - - C828h - - -
824 //GPIO_SUS13 USB_OC0_B-20K,H N O - - - CCA8h - - -
825 //GPIO_SUS14 USB_OC1_B-20K,H N O - - - CCA8h - - -
826 //GPIO_SUS15 SPI_CS1_B-20K,H N O - - - 8C80h - - -
827 //GPIO_SUS16 SPI_CS1_B-20K,H N O - - - C828h - - -
828 //
829
830 #define VF_NET_GPIO_USE_SEL_VAL_0_31 0x00000000
831 #define VF_NET_GPIO_USE_SEL_VAL_32_63 0x00000000
832 #define VF_NET_GPIO_USE_SEL_VAL_64_70 0x00000000
833 #define VF_NET_GPIO_USE_SEL_VAL_SUS 0x00000000
834
835 //
836 //1010 --00 0100 01-- 0101 --0- 0001 1010
837 //
838 #define VF_NET_GPIO_IO_SEL_VAL_0_31 0x00000000 // BIT30 | BIT28 | BIT27 | BIT19 | BIT17 | BIT13 | BIT9 | BIT2 | BIT0
839 #define VF_NET_GPIO_IO_SEL_VAL_32_63 0x00000000
840 #define VF_NET_GPIO_IO_SEL_VAL_64_70 0x00000000
841 #define VF_NET_GPIO_IO_SEL_VAL_SUS 0x00000000
842
843
844 #define VF_NET_GPIO_LVL_VAL_0_31 0x00000000
845 #define VF_NET_GPIO_LVL_VAL_32_63 0x00000000
846 #define VF_NET_GPIO_LVL_VAL_64_70 0x00000000
847 #define VF_NET_GPIO_LVL_VAL_SUS 0x00000000
848
849 #define VF_NET_GPIO_TPE_VAL_0_31 0x00000000
850 #define VF_NET_GPIO_TPE_VAL_SUS 0x00000000
851
852 #define VF_NET_GPIO_TNE_VAL_0_31 0x00000000
853 #define VF_NET_GPIO_TNE_VAL_SUS 0x00000000
854
855 #define VF_NET_GPIO_TS_VAL_0_31 0x00000000
856 #define VF_NET_GPIO_TS_VAL_SUS 0x00000000
857
858
859 //
860 // Memory space registers
861 //
862
863
864 //
865 // CONF0
866 //
867 #define VF_NET_PAD_CONF0_GPIO0 0xcd29
868 #define VF_NET_PAD_CONF0_GPIO1 0xcd29
869 #define VF_NET_PAD_CONF0_GPIO2 0xcca9
870 #define VF_NET_PAD_CONF0_GPIO3 0xcca9
871 #define VF_NET_PAD_CONF0_GPIO4 0xcca8
872 #define VF_NET_PAD_CONF0_GPIO5 0xcca8
873 #define VF_NET_PAD_CONF0_GPIO6 0x8d50
874 #define VF_NET_PAD_CONF0_GPIO7 0x8cd0
875 #define VF_NET_PAD_CONF0_GPIO8 0x8cd0
876 #define VF_NET_PAD_CONF0_GPIO9 0x8cd0
877 #define VF_NET_PAD_CONF0_GPIO10 0x8d50
878 #define VF_NET_PAD_CONF0_GPIO11 0x8cd0
879 #define VF_NET_PAD_CONF0_GPIO12 0x8cd0
880 #define VF_NET_PAD_CONF0_GPIO13 0x8d50
881 #define VF_NET_PAD_CONF0_GPIO14 0xCCA8
882 #define VF_NET_PAD_CONF0_GPIO15 0xccaa
883 #define VF_NET_PAD_CONF0_GPIO16 0xC828
884 #define VF_NET_PAD_CONF0_GPIO17 0xcd2a
885 #define VF_NET_PAD_CONF0_GPIO18 0xccaa
886 #define VF_NET_PAD_CONF0_GPIO19 0xccaa
887 #define VF_NET_PAD_CONF0_GPIO20 0xccaa
888 #define VF_NET_PAD_CONF0_GPIO21 0xCCA9
889 #define VF_NET_PAD_CONF0_GPIO22 0xccaa
890 #define VF_NET_PAD_CONF0_GPIO23 0xCD2A
891 #define VF_NET_PAD_CONF0_GPIO24 0x8d02
892 #define VF_NET_PAD_CONF0_GPIO25 0x8d02
893 #define VF_NET_PAD_CONF0_GPIO26 0x8d02
894 #define VF_NET_PAD_CONF0_GPIO27 0x8d02
895 #define VF_NET_PAD_CONF0_GPIO28 0x8D02
896 #define VF_NET_PAD_CONF0_GPIO29 0x8D02
897 #define VF_NET_PAD_CONF0_GPIO30 0x8D00
898 #define VF_NET_PAD_CONF0_GPIO31 0xCD2A
899 #define VF_NET_PAD_CONF0_GPIO32 0x208d51
900 #define VF_NET_PAD_CONF0_GPIO33 0x8cd1
901 #define VF_NET_PAD_CONF0_GPIO34 0x8cd1
902 #define VF_NET_PAD_CONF0_GPIO35 0x8cd1
903 #define VF_NET_PAD_CONF0_GPIO36 0x8cd1
904 #define VF_NET_PAD_CONF0_GPIO37 0x8cd1
905 #define VF_NET_PAD_CONF0_GPIO38 0x8cd1
906 #define VF_NET_PAD_CONF0_GPIO39 0x8cd1
907 #define VF_NET_PAD_CONF0_GPIO40 0x8cd1
908 #define VF_NET_PAD_CONF0_GPIO41 0x8cd1
909 #define VF_NET_PAD_CONF0_GPIO42 0x208d51
910 #define VF_NET_PAD_CONF0_GPIO43 0x208d51
911 #define VF_NET_PAD_CONF0_GPIO44 0x8cd1
912 #define VF_NET_PAD_CONF0_GPIO45 0x8cd1
913 #define VF_NET_PAD_CONF0_GPIO46 0x8cd1
914 #define VF_NET_PAD_CONF0_GPIO47 0x8cd1
915 #define VF_NET_PAD_CONF0_GPIO48 0x8cd1
916 #define VF_NET_PAD_CONF0_GPIO49 0x8d51
917 #define VF_NET_PAD_CONF0_GPIO50 0x8cd1
918 #define VF_NET_PAD_CONF0_GPIO51 0x8cd1
919 #define VF_NET_PAD_CONF0_GPIO52 0x8cd1
920 #define VF_NET_PAD_CONF0_GPIO53 0x8cd1
921 #define VF_NET_PAD_CONF0_GPIO54 0xcca9
922 #define VF_NET_PAD_CONF0_GPIO55 0x8cd1
923 #define VF_NET_PAD_CONF0_GPIO56 0xcd29
924 #define VF_NET_PAD_CONF0_GPIO57 0x8C80
925 #define VF_NET_PAD_CONF0_GPIO58 0x8C80
926 #define VF_NET_PAD_CONF0_GPIO59 0x8C80
927 #define VF_NET_PAD_CONF0_GPIO60 0x8C80
928 #define VF_NET_PAD_CONF0_GPIO61 0x8800
929 #define VF_NET_PAD_CONF0_GPIO62 0x8D00
930 #define VF_NET_PAD_CONF0_GPIO63 0x8800
931 #define VF_NET_PAD_CONF0_GPIO64 0x8800
932 #define VF_NET_PAD_CONF0_GPIO65 0xC828
933 #define VF_NET_PAD_CONF0_GPIO66 0xC828
934 #define VF_NET_PAD_CONF0_GPIO67 0xC828
935 #define VF_NET_PAD_CONF0_GPIO68 0xCCA8
936 #define VF_NET_PAD_CONF0_GPIO69 0xC828
937 #define VF_NET_PAD_CONF0_GPIO70 0xCCA8
938
939
940
941
942 //
943 // PAD_CONF1
944 //
945 #define VF_NET_PAD_CONF1_GPIO0 0x20002
946 #define VF_NET_PAD_CONF1_GPIO1 0x20002
947 #define VF_NET_PAD_CONF1_GPIO2 0x20002
948 #define VF_NET_PAD_CONF1_GPIO3 0x20002
949 #define VF_NET_PAD_CONF1_GPIO4 0x20002
950 #define VF_NET_PAD_CONF1_GPIO5 0x20002
951 #define VF_NET_PAD_CONF1_GPIO6 0x1F000F
952 #define VF_NET_PAD_CONF1_GPIO7 0x1F000F
953 #define VF_NET_PAD_CONF1_GPIO8 0x1F000F
954 #define VF_NET_PAD_CONF1_GPIO9 0x1F000F
955 #define VF_NET_PAD_CONF1_GPIO10 0x1F000F
956 #define VF_NET_PAD_CONF1_GPIO11 0x1F000F
957 #define VF_NET_PAD_CONF1_GPIO12 0x1F000F
958 #define VF_NET_PAD_CONF1_GPIO13 0x1F000F
959 #define VF_NET_PAD_CONF1_GPIO14 0x20002
960 #define VF_NET_PAD_CONF1_GPIO15 0x20002
961 #define VF_NET_PAD_CONF1_GPIO16 0x20002
962 #define VF_NET_PAD_CONF1_GPIO17 0x20002
963 #define VF_NET_PAD_CONF1_GPIO18 0x20002
964 #define VF_NET_PAD_CONF1_GPIO19 0x20002
965 #define VF_NET_PAD_CONF1_GPIO20 0x20002
966 #define VF_NET_PAD_CONF1_GPIO21 0x20002
967 #define VF_NET_PAD_CONF1_GPIO22 0x20002
968 #define VF_NET_PAD_CONF1_GPIO23 0x20002
969 #define VF_NET_PAD_CONF1_GPIO24 0x00000
970 #define VF_NET_PAD_CONF1_GPIO25 0x00000
971 #define VF_NET_PAD_CONF1_GPIO26 0x00000
972 #define VF_NET_PAD_CONF1_GPIO27 0x00000
973 #define VF_NET_PAD_CONF1_GPIO28 0x00000
974 #define VF_NET_PAD_CONF1_GPIO29 0x00000
975 #define VF_NET_PAD_CONF1_GPIO30 0x00000
976 #define VF_NET_PAD_CONF1_GPIO31 0x20002
977 #define VF_NET_PAD_CONF1_GPIO32 0x00000
978 #define VF_NET_PAD_CONF1_GPIO33 0x00000
979 #define VF_NET_PAD_CONF1_GPIO34 0x00000
980 #define VF_NET_PAD_CONF1_GPIO35 0x00000
981 #define VF_NET_PAD_CONF1_GPIO36 0x00000
982 #define VF_NET_PAD_CONF1_GPIO37 0x00000
983 #define VF_NET_PAD_CONF1_GPIO38 0x00000
984 #define VF_NET_PAD_CONF1_GPIO39 0x00000
985 #define VF_NET_PAD_CONF1_GPIO40 0x00000
986 #define VF_NET_PAD_CONF1_GPIO41 0x00000
987 #define VF_NET_PAD_CONF1_GPIO42 0x00000
988 #define VF_NET_PAD_CONF1_GPIO43 0x00000
989 #define VF_NET_PAD_CONF1_GPIO44 0x00000
990 #define VF_NET_PAD_CONF1_GPIO45 0x00000
991 #define VF_NET_PAD_CONF1_GPIO46 0x00000
992 #define VF_NET_PAD_CONF1_GPIO47 0x00000
993 #define VF_NET_PAD_CONF1_GPIO48 0x00000
994 #define VF_NET_PAD_CONF1_GPIO49 0x00000
995 #define VF_NET_PAD_CONF1_GPIO50 0x00000
996 #define VF_NET_PAD_CONF1_GPIO51 0x00000
997 #define VF_NET_PAD_CONF1_GPIO52 0x00000
998 #define VF_NET_PAD_CONF1_GPIO53 0x00000
999 #define VF_NET_PAD_CONF1_GPIO54 0x20002
1000 #define VF_NET_PAD_CONF1_GPIO55 0x00000
1001 #define VF_NET_PAD_CONF1_GPIO56 0x20002
1002 #define VF_NET_PAD_CONF1_GPIO57 0x00000
1003 #define VF_NET_PAD_CONF1_GPIO58 0x00000
1004 #define VF_NET_PAD_CONF1_GPIO59 0x00000
1005 #define VF_NET_PAD_CONF1_GPIO60 0x00000
1006 #define VF_NET_PAD_CONF1_GPIO61 0x00000
1007 #define VF_NET_PAD_CONF1_GPIO62 0x00000
1008 #define VF_NET_PAD_CONF1_GPIO63 0x00000
1009 #define VF_NET_PAD_CONF1_GPIO64 0x00000
1010 #define VF_NET_PAD_CONF1_GPIO65 0x20002
1011 #define VF_NET_PAD_CONF1_GPIO66 0x20002
1012 #define VF_NET_PAD_CONF1_GPIO67 0x20002
1013 #define VF_NET_PAD_CONF1_GPIO68 0x20002
1014 #define VF_NET_PAD_CONF1_GPIO69 0x20002
1015 #define VF_NET_PAD_CONF1_GPIO70 0x20002
1016
1017
1018
1019 //
1020 // PAD_VAL
1021 //
1022 #define VF_NET_PAD_VAL_GPIO0 0x2
1023 #define VF_NET_PAD_VAL_GPIO1 0x2
1024 #define VF_NET_PAD_VAL_GPIO2 0x2
1025 #define VF_NET_PAD_VAL_GPIO3 0x2
1026 #define VF_NET_PAD_VAL_GPIO4 0x2
1027 #define VF_NET_PAD_VAL_GPIO5 0x2
1028 #define VF_NET_PAD_VAL_GPIO6 0x2
1029 #define VF_NET_PAD_VAL_GPIO7 0x2
1030 #define VF_NET_PAD_VAL_GPIO8 0x2
1031 #define VF_NET_PAD_VAL_GPIO9 0x2
1032 #define VF_NET_PAD_VAL_GPIO10 0x2
1033 #define VF_NET_PAD_VAL_GPIO11 0x2
1034 #define VF_NET_PAD_VAL_GPIO12 0x2
1035 #define VF_NET_PAD_VAL_GPIO13 0x2
1036 #define VF_NET_PAD_VAL_GPIO14 0x2
1037 #define VF_NET_PAD_VAL_GPIO15 0x2
1038 #define VF_NET_PAD_VAL_GPIO16 0x4
1039 #define VF_NET_PAD_VAL_GPIO17 0x2
1040 #define VF_NET_PAD_VAL_GPIO18 0x2
1041 #define VF_NET_PAD_VAL_GPIO19 0x2
1042 #define VF_NET_PAD_VAL_GPIO20 0x2
1043 #define VF_NET_PAD_VAL_GPIO21 0x2
1044 #define VF_NET_PAD_VAL_GPIO22 0x2
1045 #define VF_NET_PAD_VAL_GPIO23 0x2
1046 #define VF_NET_PAD_VAL_GPIO24 0x2
1047 #define VF_NET_PAD_VAL_GPIO25 0x2
1048 #define VF_NET_PAD_VAL_GPIO26 0x2
1049 #define VF_NET_PAD_VAL_GPIO27 0x2
1050 #define VF_NET_PAD_VAL_GPIO28 0x2
1051 #define VF_NET_PAD_VAL_GPIO29 0x2
1052 #define VF_NET_PAD_VAL_GPIO30 0x2
1053 #define VF_NET_PAD_VAL_GPIO31 0x2
1054 #define VF_NET_PAD_VAL_GPIO32 0x2
1055 #define VF_NET_PAD_VAL_GPIO33 0x2
1056 #define VF_NET_PAD_VAL_GPIO34 0x2
1057 #define VF_NET_PAD_VAL_GPIO35 0x2
1058 #define VF_NET_PAD_VAL_GPIO36 0x2
1059 #define VF_NET_PAD_VAL_GPIO37 0x2
1060 #define VF_NET_PAD_VAL_GPIO38 0x2
1061 #define VF_NET_PAD_VAL_GPIO39 0x2
1062 #define VF_NET_PAD_VAL_GPIO40 0x2
1063 #define VF_NET_PAD_VAL_GPIO41 0x2
1064 #define VF_NET_PAD_VAL_GPIO42 0x2
1065 #define VF_NET_PAD_VAL_GPIO43 0x2
1066 #define VF_NET_PAD_VAL_GPIO44 0x2
1067 #define VF_NET_PAD_VAL_GPIO45 0x2
1068 #define VF_NET_PAD_VAL_GPIO46 0x2
1069 #define VF_NET_PAD_VAL_GPIO47 0x2
1070 #define VF_NET_PAD_VAL_GPIO48 0x2
1071 #define VF_NET_PAD_VAL_GPIO49 0x2
1072 #define VF_NET_PAD_VAL_GPIO50 0x2
1073 #define VF_NET_PAD_VAL_GPIO51 0x2
1074 #define VF_NET_PAD_VAL_GPIO52 0x2
1075 #define VF_NET_PAD_VAL_GPIO53 0x2
1076 #define VF_NET_PAD_VAL_GPIO54 0x2
1077 #define VF_NET_PAD_VAL_GPIO55 0x2
1078 #define VF_NET_PAD_VAL_GPIO56 0x2
1079 #define VF_NET_PAD_VAL_GPIO57 0x2
1080 #define VF_NET_PAD_VAL_GPIO58 0x2
1081 #define VF_NET_PAD_VAL_GPIO59 0x2
1082 #define VF_NET_PAD_VAL_GPIO60 0x2
1083 #define VF_NET_PAD_VAL_GPIO61 0x4
1084 #define VF_NET_PAD_VAL_GPIO62 0x2
1085 #define VF_NET_PAD_VAL_GPIO63 0x2
1086 #define VF_NET_PAD_VAL_GPIO64 0x2
1087 #define VF_NET_PAD_VAL_GPIO65 0x2
1088 #define VF_NET_PAD_VAL_GPIO66 0x2
1089 #define VF_NET_PAD_VAL_GPIO67 0x0
1090 #define VF_NET_PAD_VAL_GPIO68 0x2
1091 #define VF_NET_PAD_VAL_GPIO69 0x4
1092 #define VF_NET_PAD_VAL_GPIO70 0x2
1093
1094
1095 //
1096 // PAD_DFT
1097 //
1098 #define VF_NET_PAD_DFT_GPIO0 0xC
1099 #define VF_NET_PAD_DFT_GPIO1 0xC
1100 #define VF_NET_PAD_DFT_GPIO2 0xC
1101 #define VF_NET_PAD_DFT_GPIO3 0xC
1102 #define VF_NET_PAD_DFT_GPIO4 0xC
1103 #define VF_NET_PAD_DFT_GPIO5 0xC
1104 #define VF_NET_PAD_DFT_GPIO6 0xC
1105 #define VF_NET_PAD_DFT_GPIO7 0xC
1106 #define VF_NET_PAD_DFT_GPIO8 0xC
1107 #define VF_NET_PAD_DFT_GPIO9 0xC
1108 #define VF_NET_PAD_DFT_GPIO10 0xC
1109 #define VF_NET_PAD_DFT_GPIO11 0xC
1110 #define VF_NET_PAD_DFT_GPIO12 0xC
1111 #define VF_NET_PAD_DFT_GPIO13 0xC
1112 #define VF_NET_PAD_DFT_GPIO14 0xC
1113 #define VF_NET_PAD_DFT_GPIO15 0xC
1114 #define VF_NET_PAD_DFT_GPIO16 0xC
1115 #define VF_NET_PAD_DFT_GPIO17 0xC
1116 #define VF_NET_PAD_DFT_GPIO18 0xC
1117 #define VF_NET_PAD_DFT_GPIO19 0xC
1118 #define VF_NET_PAD_DFT_GPIO20 0xC
1119 #define VF_NET_PAD_DFT_GPIO21 0xC
1120 #define VF_NET_PAD_DFT_GPIO22 0xC
1121 #define VF_NET_PAD_DFT_GPIO23 0xC
1122 #define VF_NET_PAD_DFT_GPIO24 0xC
1123 #define VF_NET_PAD_DFT_GPIO25 0xC
1124 #define VF_NET_PAD_DFT_GPIO26 0xC
1125 #define VF_NET_PAD_DFT_GPIO27 0xC
1126 #define VF_NET_PAD_DFT_GPIO28 0xC
1127 #define VF_NET_PAD_DFT_GPIO29 0xC
1128 #define VF_NET_PAD_DFT_GPIO30 0xC
1129 #define VF_NET_PAD_DFT_GPIO31 0xC
1130 #define VF_NET_PAD_DFT_GPIO32 0xC
1131 #define VF_NET_PAD_DFT_GPIO33 0xC
1132 #define VF_NET_PAD_DFT_GPIO34 0xC
1133 #define VF_NET_PAD_DFT_GPIO35 0xC
1134 #define VF_NET_PAD_DFT_GPIO36 0xC
1135 #define VF_NET_PAD_DFT_GPIO37 0xC
1136 #define VF_NET_PAD_DFT_GPIO38 0xC
1137 #define VF_NET_PAD_DFT_GPIO39 0xC
1138 #define VF_NET_PAD_DFT_GPIO40 0xC
1139 #define VF_NET_PAD_DFT_GPIO41 0xC
1140 #define VF_NET_PAD_DFT_GPIO42 0xC
1141 #define VF_NET_PAD_DFT_GPIO43 0xC
1142 #define VF_NET_PAD_DFT_GPIO44 0xC
1143 #define VF_NET_PAD_DFT_GPIO45 0xC
1144 #define VF_NET_PAD_DFT_GPIO46 0xC
1145 #define VF_NET_PAD_DFT_GPIO47 0xC
1146 #define VF_NET_PAD_DFT_GPIO48 0xC
1147 #define VF_NET_PAD_DFT_GPIO49 0xC
1148 #define VF_NET_PAD_DFT_GPIO50 0xC
1149 #define VF_NET_PAD_DFT_GPIO51 0xC
1150 #define VF_NET_PAD_DFT_GPIO52 0xC
1151 #define VF_NET_PAD_DFT_GPIO53 0xC
1152 #define VF_NET_PAD_DFT_GPIO54 0xC
1153 #define VF_NET_PAD_DFT_GPIO55 0xC
1154 #define VF_NET_PAD_DFT_GPIO56 0xC
1155 #define VF_NET_PAD_DFT_GPIO57 0xC
1156 #define VF_NET_PAD_DFT_GPIO58 0xC
1157 #define VF_NET_PAD_DFT_GPIO59 0xC
1158 #define VF_NET_PAD_DFT_GPIO60 0xC
1159 #define VF_NET_PAD_DFT_GPIO61 0xC
1160 #define VF_NET_PAD_DFT_GPIO62 0xC
1161 #define VF_NET_PAD_DFT_GPIO63 0xC
1162 #define VF_NET_PAD_DFT_GPIO64 0xC
1163 #define VF_NET_PAD_DFT_GPIO65 0xC
1164 #define VF_NET_PAD_DFT_GPIO66 0xC
1165 #define VF_NET_PAD_DFT_GPIO67 0xC
1166 #define VF_NET_PAD_DFT_GPIO68 0xC
1167 #define VF_NET_PAD_DFT_GPIO69 0xC
1168 #define VF_NET_PAD_DFT_GPIO70 0xC
1169
1170 //
1171 // PCONF0
1172 //
1173 #define VF_NET_PAD_CONF0_GPIO_SUS0 0xCCA8
1174 #define VF_NET_PAD_CONF0_GPIO_SUS1 0xCCA8
1175 #define VF_NET_PAD_CONF0_GPIO_SUS2 0xCCA8
1176 #define VF_NET_PAD_CONF0_GPIO_SUS3 0xCD28
1177 #define VF_NET_PAD_CONF0_GPIO_SUS4 0xCD28
1178 #define VF_NET_PAD_CONF0_GPIO_SUS5 0xCD28
1179 #define VF_NET_PAD_CONF0_GPIO_SUS6 0x8850
1180 #define VF_NET_PAD_CONF0_GPIO_SUS7 0x8850
1181 #define VF_NET_PAD_CONF0_GPIO_SUS8 0xCCA8
1182 #define VF_NET_PAD_CONF0_GPIO_SUS9 0xCCA8
1183 #define VF_NET_PAD_CONF0_GPIO_SUS10 0xCCA8
1184 #define VF_NET_PAD_CONF0_GPIO_SUS11 0xC828
1185 #define VF_NET_PAD_CONF0_GPIO_SUS12 0xC828
1186 #define VF_NET_PAD_CONF0_GPIO_SUS13 0xCCA8
1187 #define VF_NET_PAD_CONF0_GPIO_SUS14 0xCCA8
1188 #define VF_NET_PAD_CONF0_GPIO_SUS15 0x8C80
1189 #define VF_NET_PAD_CONF0_GPIO_SUS16 0xC828
1190
1191 //
1192 // PCONF1
1193 //
1194 #define VF_NET_PAD_CONF1_GPIO_SUS0 0
1195 #define VF_NET_PAD_CONF1_GPIO_SUS1 0
1196 #define VF_NET_PAD_CONF1_GPIO_SUS2 0
1197 #define VF_NET_PAD_CONF1_GPIO_SUS3 0
1198 #define VF_NET_PAD_CONF1_GPIO_SUS4 0
1199 #define VF_NET_PAD_CONF1_GPIO_SUS5 0
1200 #define VF_NET_PAD_CONF1_GPIO_SUS6 0
1201 #define VF_NET_PAD_CONF1_GPIO_SUS7 0
1202 #define VF_NET_PAD_CONF1_GPIO_SUS8 0
1203 #define VF_NET_PAD_CONF1_GPIO_SUS9 0
1204 #define VF_NET_PAD_CONF1_GPIO_SUS10 0
1205 #define VF_NET_PAD_CONF1_GPIO_SUS11 0
1206 #define VF_NET_PAD_CONF1_GPIO_SUS12 0
1207 #define VF_NET_PAD_CONF1_GPIO_SUS13 0
1208 #define VF_NET_PAD_CONF1_GPIO_SUS14 0
1209 #define VF_NET_PAD_CONF1_GPIO_SUS15 0
1210 #define VF_NET_PAD_CONF1_GPIO_SUS16 0
1211
1212
1213 #define VF_NET_PAD_VAL_GPIO_SUS0 0
1214 #define VF_NET_PAD_VAL_GPIO_SUS1 0
1215 #define VF_NET_PAD_VAL_GPIO_SUS2 0
1216 #define VF_NET_PAD_VAL_GPIO_SUS3 0
1217 #define VF_NET_PAD_VAL_GPIO_SUS4 0
1218 #define VF_NET_PAD_VAL_GPIO_SUS5 0
1219 #define VF_NET_PAD_VAL_GPIO_SUS6 0
1220 #define VF_NET_PAD_VAL_GPIO_SUS7 0
1221 #define VF_NET_PAD_VAL_GPIO_SUS8 0
1222 #define VF_NET_PAD_VAL_GPIO_SUS9 0
1223 #define VF_NET_PAD_VAL_GPIO_SUS10 0
1224 #define VF_NET_PAD_VAL_GPIO_SUS11 0
1225 #define VF_NET_PAD_VAL_GPIO_SUS12 0
1226 #define VF_NET_PAD_VAL_GPIO_SUS13 0
1227 #define VF_NET_PAD_VAL_GPIO_SUS14 0
1228 #define VF_NET_PAD_VAL_GPIO_SUS15 0
1229 #define VF_NET_PAD_VAL_GPIO_SUS16 0
1230
1231
1232 #define VF_NET_PAD_DFT_GPIO_SUS0 0
1233 #define VF_NET_PAD_DFT_GPIO_SUS1 0
1234 #define VF_NET_PAD_DFT_GPIO_SUS2 0
1235 #define VF_NET_PAD_DFT_GPIO_SUS3 0
1236 #define VF_NET_PAD_DFT_GPIO_SUS4 0
1237 #define VF_NET_PAD_DFT_GPIO_SUS5 0
1238 #define VF_NET_PAD_DFT_GPIO_SUS6 0
1239 #define VF_NET_PAD_DFT_GPIO_SUS7 0
1240 #define VF_NET_PAD_DFT_GPIO_SUS8 0
1241 #define VF_NET_PAD_DFT_GPIO_SUS9 0
1242 #define VF_NET_PAD_DFT_GPIO_SUS10 0
1243 #define VF_NET_PAD_DFT_GPIO_SUS11 0
1244 #define VF_NET_PAD_DFT_GPIO_SUS12 0
1245 #define VF_NET_PAD_DFT_GPIO_SUS13 0
1246 #define VF_NET_PAD_DFT_GPIO_SUS14 0
1247 #define VF_NET_PAD_DFT_GPIO_SUS15 0
1248 #define VF_NET_PAD_DFT_GPIO_SUS16 0
1249
1250
1251 //
1252 // Function Prototypes
1253 //
1254 EFI_STATUS
1255 PlatformPchInit (
1256 IN SYSTEM_CONFIGURATION *SystemConfiguration,
1257 IN CONST EFI_PEI_SERVICES **PeiServices,
1258 IN UINT16 PlatformType
1259 );
1260
1261 EFI_STATUS
1262 PlatformCpuInit (
1263 IN CONST EFI_PEI_SERVICES **PeiServices,
1264 IN SYSTEM_CONFIGURATION *SystemConfiguration,
1265 IN EFI_PLATFORM_CPU_INFO *PlatformCpuInfo
1266 );
1267
1268 EFI_STATUS
1269 PeimInitializeFlashMap (
1270 IN EFI_FFS_FILE_HEADER *FfsHeader,
1271 IN CONST EFI_PEI_SERVICES **PeiServices
1272 );
1273
1274 EFI_STATUS
1275 PeimInstallFlashMapPpi (
1276 IN EFI_FFS_FILE_HEADER *FfsHeader,
1277 IN CONST EFI_PEI_SERVICES **PeiServices
1278 );
1279
1280 EFI_STATUS
1281 EFIAPI
1282 IchReset (
1283 IN CONST EFI_PEI_SERVICES **PeiServices
1284 )
1285 ;
1286
1287 BOOLEAN
1288 GetSleepTypeAfterWakeup (
1289 IN CONST EFI_PEI_SERVICES **PeiServices,
1290 OUT UINT16 *SleepType
1291 );
1292
1293 EFI_STATUS
1294 EFIAPI
1295 GetWakeupEventAndSaveToHob (
1296 IN CONST EFI_PEI_SERVICES **PeiServices
1297 )
1298 ;
1299
1300 EFI_STATUS
1301 EFIAPI
1302 MemoryDiscoveredPpiNotifyCallback (
1303 IN CONST EFI_PEI_SERVICES **PeiServices,
1304 IN EFI_PEI_NOTIFY_DESCRIPTOR *NotifyDescriptor,
1305 IN VOID *Ppi
1306 )
1307 ;
1308
1309 EFI_STATUS
1310 EFIAPI
1311 PeiGetVariable (
1312 IN CONST EFI_PEI_SERVICES **PeiServices,
1313 IN CHAR16 *VariableName,
1314 IN EFI_GUID * VendorGuid,
1315 OUT UINT32 *Attributes OPTIONAL,
1316 IN OUT UINTN *DataSize,
1317 OUT VOID *Data
1318 )
1319 ;
1320
1321 EFI_STATUS
1322 EFIAPI
1323 PeiGetNextVariableName (
1324 IN CONST EFI_PEI_SERVICES **PeiServices,
1325 IN OUT UINTN *VariableNameSize,
1326 IN OUT CHAR16 *VariableName,
1327 IN OUT EFI_GUID *VendorGuid
1328 )
1329 ;
1330
1331 EFI_STATUS
1332 UpdateBootMode (
1333 IN CONST EFI_PEI_SERVICES **PeiServices,
1334 IN OUT EFI_PLATFORM_INFO_HOB *PlatformInfoHob
1335 );
1336
1337 EFI_STATUS
1338 EFIAPI
1339 EndOfPeiPpiNotifyCallback (
1340 IN CONST EFI_PEI_SERVICES **PeiServices,
1341 IN EFI_PEI_NOTIFY_DESCRIPTOR *NotifyDescriptor,
1342 IN VOID *Ppi
1343 );
1344
1345 EFI_STATUS
1346 EFIAPI
1347 PeimInitializeRecovery (
1348 IN CONST EFI_PEI_SERVICES **PeiServices
1349 )
1350 ;
1351
1352 VOID
1353 CheckPowerOffNow (
1354 VOID
1355 );
1356
1357 VOID
1358 IchGpioInit (
1359 IN UINT16 PlatformType,
1360 IN SYSTEM_CONFIGURATION *SystemConfiguration
1361 );
1362
1363 EFI_STATUS
1364 PcieSecondaryBusReset (
1365 IN CONST EFI_PEI_SERVICES **PeiServices,
1366 IN UINT8 Bus,
1367 IN UINT8 Dev,
1368 IN UINT8 Fun
1369 );
1370
1371 VOID
1372 SetPlatformBootMode (
1373 IN CONST EFI_PEI_SERVICES **PeiServices,
1374 IN OUT EFI_PLATFORM_INFO_HOB *PlatformInfoHob
1375 );
1376
1377 BOOLEAN
1378 CheckIfJumperSetForRecovery(
1379 VOID
1380 );
1381
1382 EFI_STATUS
1383 EFIAPI
1384 FindFv (
1385 IN EFI_PEI_FIND_FV_PPI *This,
1386 IN CONST EFI_PEI_SERVICES **PeiServices,
1387 IN OUT UINT8 *FvNumber,
1388 OUT EFI_FIRMWARE_VOLUME_HEADER **FVAddress
1389 );
1390
1391 BOOLEAN
1392 IsA16Inverted (
1393 );
1394
1395 EFI_STATUS
1396 EFIAPI
1397 CpuOnlyReset (
1398 IN CONST EFI_PEI_SERVICES **PeiServices
1399 );
1400
1401 EFI_STATUS
1402 EFIAPI
1403 InitLan (
1404 IN CONST EFI_PEI_SERVICES **PeiServices,
1405 IN SYSTEM_CONFIGURATION *Buffer
1406 );
1407
1408 EFI_STATUS
1409 EFIAPI
1410 Stall (
1411 IN CONST EFI_PEI_SERVICES **PeiServices,
1412 IN CONST EFI_PEI_STALL_PPI *This,
1413 IN UINTN Microseconds
1414 );
1415
1416 EFI_STATUS
1417 MultiPlatformInfoInit (
1418 IN CONST EFI_PEI_SERVICES **PeiServices,
1419 IN OUT EFI_PLATFORM_INFO_HOB *PlatformInfoHob
1420 );
1421
1422 BOOLEAN
1423 IsRecoveryJumper (
1424 IN CONST EFI_PEI_SERVICES **PeiServices,
1425 IN OUT EFI_PLATFORM_INFO_HOB *PlatformInfoHob
1426 );
1427
1428 EFI_STATUS
1429 CheckOsSelection (
1430 IN CONST EFI_PEI_SERVICES **PeiServices,
1431 IN SYSTEM_CONFIGURATION *SystemConfiguration
1432 );
1433
1434 EFI_STATUS
1435 PlatformInfoUpdate (
1436 IN CONST EFI_PEI_SERVICES **PeiServices,
1437 IN OUT EFI_PLATFORM_INFO_HOB *PlatformInfoHob,
1438 IN SYSTEM_CONFIGURATION *SystemConfiguration
1439 );
1440
1441 VOID
1442 PlatformSsaInit (
1443 IN SYSTEM_CONFIGURATION *SystemConfiguration,
1444 IN CONST EFI_PEI_SERVICES **PeiServices
1445 );
1446
1447 EFI_STATUS
1448 InitializePlatform (
1449 IN CONST EFI_PEI_SERVICES **PeiServices,
1450 IN EFI_PLATFORM_INFO_HOB *PlatformInfoHob,
1451 IN SYSTEM_CONFIGURATION *SystemConfiguration
1452 );
1453
1454 VOID
1455 MchInit (
1456 IN CONST EFI_PEI_SERVICES **PeiServices
1457 );
1458
1459
1460 EFI_STATUS
1461 EFIAPI
1462 SetPeiCacheMode (
1463 IN CONST EFI_PEI_SERVICES **PeiServices
1464 );
1465
1466 EFI_STATUS
1467 EFIAPI
1468 SetDxeCacheMode (
1469 IN CONST EFI_PEI_SERVICES **PeiServices
1470 );
1471
1472 EFI_STATUS
1473 GPIO_initialization (
1474 IN EFI_PEI_SERVICES **PeiServices,
1475 IN EFI_PEI_NOTIFY_DESCRIPTOR *NotifyDescriptor,
1476 IN VOID *SmbusPpi
1477 );
1478
1479
1480 BOOLEAN
1481 IsRtcUipAlwaysSet (
1482 IN CONST EFI_PEI_SERVICES **PeiServices
1483 );
1484
1485
1486
1487 EFI_STATUS
1488 InitPchUsb (
1489 IN CONST EFI_PEI_SERVICES **PeiServices
1490 );
1491
1492 EFI_STATUS
1493 EFIAPI
1494 PublishMemoryTypeInfo (
1495 void
1496 );
1497
1498
1499 #endif
EFI Development Kit II mirror for PVE