-/*++\r
-\r
- Copyright (c) 2004 - 2016, Intel Corporation. All rights reserved.<BR>\r
- \r\r
- SPDX-License-Identifier: BSD-2-Clause-Patent\r
-\r
- \r\r
-\r
-Module Name:\r
-\r
- PlatformEarlyInit.h\r
-\r
-Abstract:\r
-\r
- Platform Early Stage header file\r
-\r
-\r
-\r
---*/\r
-\r
-/*++\r
- This file contains an 'Intel Peripheral Driver' and is\r
- licensed for Intel CPUs and chipsets under the terms of your\r
- license agreement with Intel or your vendor. This file may\r
- be modified by the user, subject to additional terms of the\r
- license agreement\r
---*/\r
-\r
-#ifndef _EFI_PLATFORM_EARLY_INIT_H_\r
-#define _EFI_PLATFORM_EARLY_INIT_H_\r
-\r
-#define EFI_FORWARD_DECLARATION(x) typedef struct _##x x\r
-#include <FrameworkPei.h>\r
-#include "PlatformBaseAddresses.h"\r
-#include "PchAccess.h"\r
-#include "VlvAccess.h"\r
-#include "SetupMode.h"\r
-#include "PlatformBootMode.h"\r
-#include "Platform.h"\r
-#include "LegacySpeaker.h"\r
-\r
-#include <Ppi/Stall.h>\r
-#include <Guid/PlatformInfo.h>\r
-#include <Guid/SetupVariable.h>\r
-#include <Ppi/AtaController.h>\r
-#include <Ppi/FindFv.h>\r
-#include <Ppi/BootInRecoveryMode.h>\r
-#include <Ppi/ReadOnlyVariable2.h>\r
-#include <Ppi/Capsule.h>\r
-#include <Guid/EfiVpdData.h>\r
-#include <Library/DebugLib.h>\r
-#include <Library/BaseMemoryLib.h>\r
-#include <Library/PcdLib.h>\r
-#include <Library/IoLib.h>\r
-#include <Library/HobLib.h>\r
-#include <Library/BaseLib.h>\r
-#include <Library/PeiServicesLib.h>\r
-#include <Library/MtrrLib.h>\r
-#include <Library/CpuIA32.h>\r
-\r
-#include <IndustryStandard/Pci22.h>\r
-#include <Ppi/Speaker.h>\r
-#include <Guid/FirmwareFileSystem.h>\r
-#include <Guid/MemoryTypeInformation.h>\r
-#include <Ppi/Cache.h>\r
-#include <Ppi/Smbus.h>\r
-#include <Library/PchPlatformLib.h>\r
-#include <Ppi/SmbusPolicy.h>\r
-#include <Ppi/Reset.h>\r
-#include <Ppi/EndOfPeiPhase.h>\r
-#include <Ppi/MemoryDiscovered.h>\r
-#include <Ppi/VlvPolicy.h>\r
-#include <Guid/GlobalVariable.h>\r
-#include <Ppi/RecoveryModule.h>\r
-#include <Ppi/DeviceRecoveryModule.h>\r
-#include <Guid/Capsule.h>\r
-#include <Guid/RecoveryDevice.h>\r
-#include <Ppi/MasterBootMode.h>\r
-#include <Guid/PlatformCpuInfo.h>\r
-#include <Guid/OsSelection.h>\r
-#include <Guid/SmramMemoryReserve.h>\r
-#include <Register/Msr.h>\r
-\r
-#define SMC_LAN_ON 0x46\r
-#define SMC_LAN_OFF 0x47\r
-#define SMC_DEEP_S3_STS 0xB2\r
-\r
-\r
-\r
-\r
-//\r
-// Wake Event Types\r
-//\r
-#define SMBIOS_WAKEUP_TYPE_RESERVED 0x00\r
-#define SMBIOS_WAKEUP_TYPE_OTHERS 0x01\r
-#define SMBIOS_WAKEUP_TYPE_UNKNOWN 0x02\r
-#define SMBIOS_WAKEUP_TYPE_APM_TIMER 0x03\r
-#define SMBIOS_WAKEUP_TYPE_MODEM_RING 0x04\r
-#define SMBIOS_WAKEUP_TYPE_LAN_REMOTE 0x05\r
-#define SMBIOS_WAKEUP_TYPE_POWER_SWITCH 0x06\r
-#define SMBIOS_WAKEUP_TYPE_PCI_PME 0x07\r
-#define SMBIOS_WAKEUP_TYPE_AC_POWER_RESTORED 0x08\r
-\r
-#define EFI_CPUID_VIRT_PHYS_ADDRESS_SIZE 0x80000008\r
-\r
-//\r
-// Defines for stall ppi\r
-//\r
-#define PEI_STALL_RESOLUTION 1\r
-\r
-//\r
-// Used in PEI memory test routines\r
-//\r
-#define MEMORY_TEST_COVER_SPAN 0x40000\r
-#define MEMORY_TEST_PATTERN 0x5A5A5A5A\r
-\r
-#define EFI_LOW_BEEP_FREQUENCY 0x31B\r
-#define EFI_HIGH_BEEP_FREQUENCY 0x254\r
-\r
-//\r
-// General Purpose Constants\r
-//\r
-#define ICH_ACPI_TIMER_MAX_VALUE 0x1000000 //The timer is 24 bit overflow\r
-\r
-\r
-\r
-//\r
-//\r
-// GPIO Register Settings for ValleyFalls (Tablet)\r
-//\r
-//\r
-// IO Space configyuration registers\r
-// Field Descriptions:\r
-// USE: Defines the pin's usage model: GPIO (G) or Native (N) mode.\r
-// I/O: Defines whether GPIOs are inputs (I) or outputs (O).\r
-// (Note: Only meaningful for pins used as GPIOs.)\r
-// LVL: This field gives you the initial value for "output" GPIO's.\r
-// (Note: The output level is dependent upon whether the pin is inverted.)\r
-// TPE: Defines whether Trigger Positive Edge Enable.\r
-// TNE: Defines whether Trigger Negative Edge Enable.\r
-// WAKE_EN: only support in SUS community\r
-// (Note: Only affects the level sent to the GPE logic and does not\r
-// affect the level read through the GPIO registers.)\r
-//\r
-//\r
-// Memory spcae configuration registers\r
-//\r
-// Field Descriptions:\r
-// PAD releated:\r
-// PAD_CONF0\r
-// PAD_CONF1\r
-// PAD_VAL\r
-// PAD_DFT\r
-//\r
-// Notes:\r
-// 1. N = Native , G = GPIO , I = Input, O = Output, - = BOTH/NOT SURE\r
-//\r
-// Signal UsedAs USE I/O LVL TPE TNE PCONF0 PCONF1 PVAL PDFT\r
-// -------------------------------------------------------------------------------------------------------------------------\r
-// GPIO0 UART1_RXD-L N I - - - cd29h - - -\r
-// GPIO1 UART1_TXD-0 N O - - - cd29h - - -\r
-// *GPIO2 UART1_RTS_B-1 N I - - - cca9h - - -\r
-// *GPIO3 UART1_CTS_B-H N O - - - cca9h - - -\r
-\r
-// GPIO4 I2C1_SDA-OD-O N - - - - cca9h - - -\r
-// GPIO5 I2C1_SCL-OD-O N - - - - cca9h - - -\r
-// GPIO6 I2S_SYSCLK-0 N O - - - 8d51h - - -\r
-// GPIO7 I2S_L_R-0 (SP) N O - - - 8cd1h - - -\r
-// GPIO8 I2S_DATA_OUT-0 N O - - - 8cd1h - - -\r
-// GPIO9 I2S_SDATA_IN-L N I - - - 8cd1h - - -\r
-\r
-// GPIO10 PCM_CLK-0 N O - - - 8d51h - - -\r
-// GPIO11 PCM_FSYNC-0 (SP) N O - - - 8cd1h - - -\r
-// GPIO12 PCM_DATA_OUT-0 (SP) N O - - - 8cd1h - - -\r
-// GPIO13 PCM_DATA_IN-L N I - - - 8d51h - - -\r
-\r
-// GPIO14 SATA_GP0 N - - - - - - - -\r
-// GPIO15 I2C2_SDA-OD-O/I N - - - - ccaah - - -\r
-\r
-// GPIO16 SATA_LEDN N O - - - - - - -\r
-// GPIO17 UART2_RTS_B-1 N I - - - cd2ah - - -\r
-// GPIO18 UART2_CTS_B-H N O - - - ccaah - - -\r
-// GPIO19 UART2_RXD-H N I - - - ccaah - - -\r
-\r
-// GPIO20 I2C2_SCL-OD-O/I N - - - - ccaah - - -\r
-// GPIO21 **PCIE_CLKREQ4B N - - - - - - - -\r
-// GPIO22 UART2_TXD-0 N O - - - ccaah - - -\r
-// GPIO23 FLEX_CLK_SE1 N - - - - - - - -\r
-\r
-// GPIO24 SPI0_SCK-0 N O - - - 8d02h - - -\r
-// GPIO25 SPI0_CS-1 N O - - - 8d02h - - -\r
-// GPIO26 SPI0_MOSI-0 N O - - - 8d02h - - -\r
-// GPIO27 SPI0_MISO-L N I - - - 8d02h - - -\r
-\r
-// GPIO28 UART3_RXD-L N I - - - - - - -\r
-// GPIO29 UART3_TXD-0 N O - - - - - - -\r
-// GPIO30 UART4_RXD-L N I - - - - - - -\r
-// GPIO31 UART4_TXD-0 N O - - - - - - -\r
-\r
-// GPIO32 SDMMC1_CLK N - - - - 208d51h - - -\r
-// GPIO33 SDMMC1_D0 N - - - - 8cd1h - - -\r
-// GPIO34 SDMMC1_D1 N - - - - 8cd1h - - -\r
-// GPIO35 SDMMC1_D2 N - - - - 8cd1h - - -\r
-// GPIO36 SDMMC1_D3_CD_B N - - - - 8cd1h - - -\r
-// GPIO37 MMC1_D4_SD_WE N - - - - 8cd1h - - -\r
-// GPIO38 MMC1_D5 N - - - - 8cd1h - - -\r
-// GPIO39 MMC1_D6 N - - - - 8cd1h - - -\r
-// GPIO40 MMC1_D7 N - - - - 8cd1h - - -\r
-// GPIO41 SDMMC1_CMD N - - - - 8cd1h - - -\r
-// GPIO42 MMC1_RESET_B N - - - - 208d51h - - -\r
-\r
-// GPIO43 SDMMC2_CLK N - - - - 208d51h - - -\r
-// GPIO44 SDMMC2_D0 N - - - - 8cd1h - - -\r
-// GPIO45 SDMMC2_D1 N - - - - 8cd1h - - -\r
-// GPIO46 SDMMC2_D2 N - - - - 8cd1h - - -\r
-// GPIO47 SDMMC2_D3_CD_B N - - - - 8cd1h - - -\r
-// GPIO48 SDMMC2_CMD N - - - - 8cd1h - - -\r
-\r
-// GPIO49 SDMMC3_CLK N - - - - 8d51h - - -\r
-// GPIO50 SDMMC3_D0 N - - - - 8cd1h - - -\r
-// GPIO51 SDMMC3_D1 N - - - - 8cd1h - - -\r
-// GPIO52 SDMMC3_D2 N - - - - 8cd1h - - -\r
-// GPIO53 SDMMC3_D3 N - - - - 8cd1h - - -\r
-// GPIO54 SDMMC3_CD_B N - - - - cca9h - - -\r
-// GPIO55 SDMMC3_CMD N - - - - 8cd1h - - -\r
-// GPIO56 SDMMC3_1P8_EN N - - - - cd29h - - -\r
-\r
-// GPIO57 LPC_AD0 N - - - - - - - -\r
-// GPIO58 LPC_AD1 N - - - - - - - -\r
-// GPIO59 LPC_AD2 N - - - - - - - -\r
-// GPIO60 LPC_AD3 N - - - - - - - -\r
-// GPIO61 LPC_FRAMEB N O - - - - - - -\r
-// GPIO62 LPC_CLKOUT0 N O - - - - - - -\r
-// GPIO63 LPC_CLKOUT1 N O - - - - - - -\r
-// GPIO64 LPC_CLKRUNB N - - - - - - - -\r
-\r
-// GPIO65 SMB_DATA N - - - - - - - -\r
-// GPIO66 SMB_CLK N - - - - - - - -\r
-// GPIO67 SMB_ALERTB N - - - - - - - -\r
-\r
-// GPIO68 ILB_SEIRQ N - - - - - - - -\r
-// GPIO69 SPKR N O - - - - - - -\r
-\r
-//SUS WELL\r
-\r
-//GPIO_SUS0 BT_WAKEUP_VLV N O - - - CCA8h - - -\r
-//GPIO_SUS1 BT_CLOCK_REQ N O - - - CCA8h - - -\r
-//GPIO_SUS2 WIFI_PWR_EN N O - - - CCA8h - - -\r
-//GPIO_SUS3 SD_CARD_PWR_EN N O - - - CD28h - - -\r
-//GPIO_SUS4 GPIO_SUS4 N O - - - CD28h - - -\r
-//GPIO_SUS5 GPIO_SUS5 N O - - - CD28h - - -\r
-//GPIO_SUS6 SUSPWRDNACK N O - - - 8850h - - -\r
-//GPIO_SUS7 PMU_SLP_DDRVTT_B N O - - - 8850h - - -\r
-//GPIO_SUS8 PMU_WAKE_B N O - - - CCA8h - - -\r
-//GPIO_SUS9 PMU_PWRBTN_B N O - - - CCA8h - - -\r
-//GPIO_SUS10 PMU_WAKE_LAN_B N O - - - CCA8h - - -\r
-//GPIO_SUS11 SUS_STAT_B N O - - - C828h - - -\r
-//GPIO_SUS12 GPIO_SUS12 N O - - - C828h - - -\r
-//GPIO_SUS13 USB_OC0_B-20K,H N O - - - CCA8h - - -\r
-//GPIO_SUS14 GPIO_SUS14 N O - - - CCA8h - - -\r
-//GPIO_SUS15 SPI_CS1_B-20K,H N O - - - 8C80h - - -\r
-//GPIO_SUS16 PMU_SUSCLK N O - - - C828h - - -\r
-//\r
-\r
-\r
-#define VF_TAB_GPIO_USE_SEL_VAL_0_31 0x00000000\r
-#define VF_TAB_GPIO_USE_SEL_VAL_32_63 0x00000000\r
-#define VF_TAB_GPIO_USE_SEL_VAL_64_70 0x00000000\r
-#define VF_TAB_GPIO_USE_SEL_VAL_SUS 0x00000000\r
-\r
-//\r
-//1010 --00 0100 01-- 0101 --0- 0001 1010\r
-//\r
-#define VF_TAB_GPIO_IO_SEL_VAL_0_31 0x00000000 // BIT30 | BIT28 | BIT27 | BIT19 | BIT17 | BIT13 | BIT9 | BIT2 | BIT0\r
-#define VF_TAB_GPIO_IO_SEL_VAL_32_63 0x00000000\r
-#define VF_TAB_GPIO_IO_SEL_VAL_64_70 0x00000000\r
-#define VF_TAB_GPIO_IO_SEL_VAL_SUS 0x00000000\r
-\r
-\r
-#define VF_TAB_GPIO_LVL_VAL_0_31 0x00000000\r
-#define VF_TAB_GPIO_LVL_VAL_32_63 0x00000000\r
-#define VF_TAB_GPIO_LVL_VAL_64_70 0x00000000\r
-#define VF_TAB_GPIO_LVL_VAL_SUS 0x00000000\r
-\r
-#define VF_TAB_GPIO_TPE_VAL_0_31 0x00000000\r
-#define VF_TAB_GPIO_TPE_VAL_SUS 0x00000000\r
-\r
-#define VF_TAB_GPIO_TNE_VAL_0_31 0x00000000\r
-#define VF_TAB_GPIO_TNE_VAL_SUS 0x00000000\r
-\r
-#define VF_TAB_GPIO_TS_VAL_0_31 0x00000000\r
-#define VF_TAB_GPIO_TS_VAL_SUS 0x00000000\r
-\r
-\r
-//\r
-// Memory space registers\r
-//\r
-\r
-//\r
-// CONF0\r
-//\r
-#define VF_TAB_PAD_CONF0_GPIO0 0xcd29\r
-#define VF_TAB_PAD_CONF0_GPIO1 0xcd29\r
-#define VF_TAB_PAD_CONF0_GPIO2 0xcca9\r
-#define VF_TAB_PAD_CONF0_GPIO3 0xcca9\r
-#define VF_TAB_PAD_CONF0_GPIO4 0xcca9\r
-#define VF_TAB_PAD_CONF0_GPIO5 0xcca9\r
-#define VF_TAB_PAD_CONF0_GPIO6 0x8d51\r
-#define VF_TAB_PAD_CONF0_GPIO7 0x8cd1\r
-#define VF_TAB_PAD_CONF0_GPIO8 0x8cd1\r
-#define VF_TAB_PAD_CONF0_GPIO9 0x8cd1\r
-#define VF_TAB_PAD_CONF0_GPIO10 0x8d51\r
-#define VF_TAB_PAD_CONF0_GPIO11 0x8cd1\r
-#define VF_TAB_PAD_CONF0_GPIO12 0x8cd1\r
-#define VF_TAB_PAD_CONF0_GPIO13 0x8d51\r
-#define VF_TAB_PAD_CONF0_GPIO14 0xCCA8\r
-#define VF_TAB_PAD_CONF0_GPIO15 0xccaa\r
-#define VF_TAB_PAD_CONF0_GPIO16 0xC828\r
-#define VF_TAB_PAD_CONF0_GPIO17 0xcd2a\r
-#define VF_TAB_PAD_CONF0_GPIO18 0xccaa\r
-#define VF_TAB_PAD_CONF0_GPIO19 0xccaa\r
-#define VF_TAB_PAD_CONF0_GPIO20 0xccaa\r
-#define VF_TAB_PAD_CONF0_GPIO21 0xCCA9\r
-#define VF_TAB_PAD_CONF0_GPIO22 0xccaa\r
-#define VF_TAB_PAD_CONF0_GPIO23 0xCD2A\r
-#define VF_TAB_PAD_CONF0_GPIO24 0x8d02\r
-#define VF_TAB_PAD_CONF0_GPIO25 0x8d02\r
-#define VF_TAB_PAD_CONF0_GPIO26 0x8d02\r
-#define VF_TAB_PAD_CONF0_GPIO27 0x8d02\r
-#define VF_TAB_PAD_CONF0_GPIO28 0x8D02\r
-#define VF_TAB_PAD_CONF0_GPIO29 0x8D02\r
-#define VF_TAB_PAD_CONF0_GPIO30 0x8D00\r
-#define VF_TAB_PAD_CONF0_GPIO31 0xCD2A\r
-#define VF_TAB_PAD_CONF0_GPIO32 0x208d51\r
-#define VF_TAB_PAD_CONF0_GPIO33 0x8cd1\r
-#define VF_TAB_PAD_CONF0_GPIO34 0x8cd1\r
-#define VF_TAB_PAD_CONF0_GPIO35 0x8cd1\r
-#define VF_TAB_PAD_CONF0_GPIO36 0x8cd1\r
-#define VF_TAB_PAD_CONF0_GPIO37 0x8cd1\r
-#define VF_TAB_PAD_CONF0_GPIO38 0x8cd1\r
-#define VF_TAB_PAD_CONF0_GPIO39 0x8cd1\r
-#define VF_TAB_PAD_CONF0_GPIO40 0x8cd1\r
-#define VF_TAB_PAD_CONF0_GPIO41 0x8cd1\r
-#define VF_TAB_PAD_CONF0_GPIO42 0x208d51\r
-#define VF_TAB_PAD_CONF0_GPIO43 0x208d51\r
-#define VF_TAB_PAD_CONF0_GPIO44 0x8cd1\r
-#define VF_TAB_PAD_CONF0_GPIO45 0x8cd1\r
-#define VF_TAB_PAD_CONF0_GPIO46 0x8cd1\r
-#define VF_TAB_PAD_CONF0_GPIO47 0x8cd1\r
-#define VF_TAB_PAD_CONF0_GPIO48 0x8cd1\r
-#define VF_TAB_PAD_CONF0_GPIO49 0x8d51\r
-#define VF_TAB_PAD_CONF0_GPIO50 0x8cd1\r
-#define VF_TAB_PAD_CONF0_GPIO51 0x8cd1\r
-#define VF_TAB_PAD_CONF0_GPIO52 0x8cd1\r
-#define VF_TAB_PAD_CONF0_GPIO53 0x8cd1\r
-#define VF_TAB_PAD_CONF0_GPIO54 0xcca9\r
-#define VF_TAB_PAD_CONF0_GPIO55 0x8cd1\r
-#define VF_TAB_PAD_CONF0_GPIO56 0xcd29\r
-#define VF_TAB_PAD_CONF0_GPIO57 0x8C80\r
-#define VF_TAB_PAD_CONF0_GPIO58 0x8C80\r
-#define VF_TAB_PAD_CONF0_GPIO59 0x8C80\r
-#define VF_TAB_PAD_CONF0_GPIO60 0x8C80\r
-#define VF_TAB_PAD_CONF0_GPIO61 0x8800\r
-#define VF_TAB_PAD_CONF0_GPIO62 0x8D00\r
-#define VF_TAB_PAD_CONF0_GPIO63 0x8800\r
-#define VF_TAB_PAD_CONF0_GPIO64 0x8800\r
-#define VF_TAB_PAD_CONF0_GPIO65 0xC828\r
-#define VF_TAB_PAD_CONF0_GPIO66 0xC828\r
-#define VF_TAB_PAD_CONF0_GPIO67 0xC828\r
-#define VF_TAB_PAD_CONF0_GPIO68 0xCCA8\r
-#define VF_TAB_PAD_CONF0_GPIO69 0xC828\r
-#define VF_TAB_PAD_CONF0_GPIO70 0xCCA8\r
-\r
-\r
-\r
-//\r
-// PAD_CONF1\r
-//\r
-#define VF_TAB_PAD_CONF1_GPIO0 0x20002\r
-#define VF_TAB_PAD_CONF1_GPIO1 0x20002\r
-#define VF_TAB_PAD_CONF1_GPIO2 0x20002\r
-#define VF_TAB_PAD_CONF1_GPIO3 0x20002\r
-#define VF_TAB_PAD_CONF1_GPIO4 0x20002\r
-#define VF_TAB_PAD_CONF1_GPIO5 0x20002\r
-#define VF_TAB_PAD_CONF1_GPIO6 0x1F000F\r
-#define VF_TAB_PAD_CONF1_GPIO7 0x1F000F\r
-#define VF_TAB_PAD_CONF1_GPIO8 0x1F000F\r
-#define VF_TAB_PAD_CONF1_GPIO9 0x1F000F\r
-#define VF_TAB_PAD_CONF1_GPIO10 0x1F000F\r
-#define VF_TAB_PAD_CONF1_GPIO11 0x1F000F\r
-#define VF_TAB_PAD_CONF1_GPIO12 0x1F000F\r
-#define VF_TAB_PAD_CONF1_GPIO13 0x1F000F\r
-#define VF_TAB_PAD_CONF1_GPIO14 0x20002\r
-#define VF_TAB_PAD_CONF1_GPIO15 0x20002\r
-#define VF_TAB_PAD_CONF1_GPIO16 0x20002\r
-#define VF_TAB_PAD_CONF1_GPIO17 0x20002\r
-#define VF_TAB_PAD_CONF1_GPIO18 0x20002\r
-#define VF_TAB_PAD_CONF1_GPIO19 0x20002\r
-#define VF_TAB_PAD_CONF1_GPIO20 0x20002\r
-#define VF_TAB_PAD_CONF1_GPIO21 0x20002\r
-#define VF_TAB_PAD_CONF1_GPIO22 0x20002\r
-#define VF_TAB_PAD_CONF1_GPIO23 0x20002\r
-#define VF_TAB_PAD_CONF1_GPIO24 0x00000\r
-#define VF_TAB_PAD_CONF1_GPIO25 0x00000\r
-#define VF_TAB_PAD_CONF1_GPIO26 0x00000\r
-#define VF_TAB_PAD_CONF1_GPIO27 0x00000\r
-#define VF_TAB_PAD_CONF1_GPIO28 0x00000\r
-#define VF_TAB_PAD_CONF1_GPIO29 0x00000\r
-#define VF_TAB_PAD_CONF1_GPIO30 0x00000\r
-#define VF_TAB_PAD_CONF1_GPIO31 0x20002\r
-#define VF_TAB_PAD_CONF1_GPIO32 0x00000\r
-#define VF_TAB_PAD_CONF1_GPIO33 0x00000\r
-#define VF_TAB_PAD_CONF1_GPIO34 0x00000\r
-#define VF_TAB_PAD_CONF1_GPIO35 0x00000\r
-#define VF_TAB_PAD_CONF1_GPIO36 0x00000\r
-#define VF_TAB_PAD_CONF1_GPIO37 0x00000\r
-#define VF_TAB_PAD_CONF1_GPIO38 0x00000\r
-#define VF_TAB_PAD_CONF1_GPIO39 0x00000\r
-#define VF_TAB_PAD_CONF1_GPIO40 0x00000\r
-#define VF_TAB_PAD_CONF1_GPIO41 0x00000\r
-#define VF_TAB_PAD_CONF1_GPIO42 0x00000\r
-#define VF_TAB_PAD_CONF1_GPIO43 0x00000\r
-#define VF_TAB_PAD_CONF1_GPIO44 0x00000\r
-#define VF_TAB_PAD_CONF1_GPIO45 0x00000\r
-#define VF_TAB_PAD_CONF1_GPIO46 0x00000\r
-#define VF_TAB_PAD_CONF1_GPIO47 0x00000\r
-#define VF_TAB_PAD_CONF1_GPIO48 0x00000\r
-#define VF_TAB_PAD_CONF1_GPIO49 0x00000\r
-#define VF_TAB_PAD_CONF1_GPIO50 0x00000\r
-#define VF_TAB_PAD_CONF1_GPIO51 0x00000\r
-#define VF_TAB_PAD_CONF1_GPIO52 0x00000\r
-#define VF_TAB_PAD_CONF1_GPIO53 0x00000\r
-#define VF_TAB_PAD_CONF1_GPIO54 0x20002\r
-#define VF_TAB_PAD_CONF1_GPIO55 0x00000\r
-#define VF_TAB_PAD_CONF1_GPIO56 0x20002\r
-#define VF_TAB_PAD_CONF1_GPIO57 0x00000\r
-#define VF_TAB_PAD_CONF1_GPIO58 0x00000\r
-#define VF_TAB_PAD_CONF1_GPIO59 0x00000\r
-#define VF_TAB_PAD_CONF1_GPIO60 0x00000\r
-#define VF_TAB_PAD_CONF1_GPIO61 0x00000\r
-#define VF_TAB_PAD_CONF1_GPIO62 0x00000\r
-#define VF_TAB_PAD_CONF1_GPIO63 0x00000\r
-#define VF_TAB_PAD_CONF1_GPIO64 0x00000\r
-#define VF_TAB_PAD_CONF1_GPIO65 0x20002\r
-#define VF_TAB_PAD_CONF1_GPIO66 0x20002\r
-#define VF_TAB_PAD_CONF1_GPIO67 0x20002\r
-#define VF_TAB_PAD_CONF1_GPIO68 0x20002\r
-#define VF_TAB_PAD_CONF1_GPIO69 0x20002\r
-#define VF_TAB_PAD_CONF1_GPIO70 0x20002\r
-\r
-\r
-//\r
-// PAD_VAL\r
-//\r
-#define VF_TAB_PAD_VAL_GPIO0 0x2\r
-#define VF_TAB_PAD_VAL_GPIO1 0x2\r
-#define VF_TAB_PAD_VAL_GPIO2 0x2\r
-#define VF_TAB_PAD_VAL_GPIO3 0x2\r
-#define VF_TAB_PAD_VAL_GPIO4 0x2\r
-#define VF_TAB_PAD_VAL_GPIO5 0x2\r
-#define VF_TAB_PAD_VAL_GPIO6 0x2\r
-#define VF_TAB_PAD_VAL_GPIO7 0x2\r
-#define VF_TAB_PAD_VAL_GPIO8 0x2\r
-#define VF_TAB_PAD_VAL_GPIO9 0x2\r
-#define VF_TAB_PAD_VAL_GPIO10 0x2\r
-#define VF_TAB_PAD_VAL_GPIO11 0x2\r
-#define VF_TAB_PAD_VAL_GPIO12 0x2\r
-#define VF_TAB_PAD_VAL_GPIO13 0x2\r
-#define VF_TAB_PAD_VAL_GPIO14 0x2\r
-#define VF_TAB_PAD_VAL_GPIO15 0x2\r
-#define VF_TAB_PAD_VAL_GPIO16 0x4\r
-#define VF_TAB_PAD_VAL_GPIO17 0x2\r
-#define VF_TAB_PAD_VAL_GPIO18 0x2\r
-#define VF_TAB_PAD_VAL_GPIO19 0x2\r
-#define VF_TAB_PAD_VAL_GPIO20 0x2\r
-#define VF_TAB_PAD_VAL_GPIO21 0x2\r
-#define VF_TAB_PAD_VAL_GPIO22 0x2\r
-#define VF_TAB_PAD_VAL_GPIO23 0x2\r
-#define VF_TAB_PAD_VAL_GPIO24 0x2\r
-#define VF_TAB_PAD_VAL_GPIO25 0x2\r
-#define VF_TAB_PAD_VAL_GPIO26 0x2\r
-#define VF_TAB_PAD_VAL_GPIO27 0x2\r
-#define VF_TAB_PAD_VAL_GPIO28 0x2\r
-#define VF_TAB_PAD_VAL_GPIO29 0x2\r
-#define VF_TAB_PAD_VAL_GPIO30 0x2\r
-#define VF_TAB_PAD_VAL_GPIO31 0x2\r
-#define VF_TAB_PAD_VAL_GPIO32 0x2\r
-#define VF_TAB_PAD_VAL_GPIO33 0x2\r
-#define VF_TAB_PAD_VAL_GPIO34 0x2\r
-#define VF_TAB_PAD_VAL_GPIO35 0x2\r
-#define VF_TAB_PAD_VAL_GPIO36 0x2\r
-#define VF_TAB_PAD_VAL_GPIO37 0x2\r
-#define VF_TAB_PAD_VAL_GPIO38 0x2\r
-#define VF_TAB_PAD_VAL_GPIO39 0x2\r
-#define VF_TAB_PAD_VAL_GPIO40 0x2\r
-#define VF_TAB_PAD_VAL_GPIO41 0x2\r
-#define VF_TAB_PAD_VAL_GPIO42 0x2\r
-#define VF_TAB_PAD_VAL_GPIO43 0x2\r
-#define VF_TAB_PAD_VAL_GPIO44 0x2\r
-#define VF_TAB_PAD_VAL_GPIO45 0x2\r
-#define VF_TAB_PAD_VAL_GPIO46 0x2\r
-#define VF_TAB_PAD_VAL_GPIO47 0x2\r
-#define VF_TAB_PAD_VAL_GPIO48 0x2\r
-#define VF_TAB_PAD_VAL_GPIO49 0x2\r
-#define VF_TAB_PAD_VAL_GPIO50 0x2\r
-#define VF_TAB_PAD_VAL_GPIO51 0x2\r
-#define VF_TAB_PAD_VAL_GPIO52 0x2\r
-#define VF_TAB_PAD_VAL_GPIO53 0x2\r
-#define VF_TAB_PAD_VAL_GPIO54 0x2\r
-#define VF_TAB_PAD_VAL_GPIO55 0x2\r
-#define VF_TAB_PAD_VAL_GPIO56 0x2\r
-#define VF_TAB_PAD_VAL_GPIO57 0x2\r
-#define VF_TAB_PAD_VAL_GPIO58 0x2\r
-#define VF_TAB_PAD_VAL_GPIO59 0x2\r
-#define VF_TAB_PAD_VAL_GPIO60 0x2\r
-#define VF_TAB_PAD_VAL_GPIO61 0x4\r
-#define VF_TAB_PAD_VAL_GPIO62 0x2\r
-#define VF_TAB_PAD_VAL_GPIO63 0x2\r
-#define VF_TAB_PAD_VAL_GPIO64 0x2\r
-#define VF_TAB_PAD_VAL_GPIO65 0x2\r
-#define VF_TAB_PAD_VAL_GPIO66 0x2\r
-#define VF_TAB_PAD_VAL_GPIO67 0x0\r
-#define VF_TAB_PAD_VAL_GPIO68 0x2\r
-#define VF_TAB_PAD_VAL_GPIO69 0x4\r
-#define VF_TAB_PAD_VAL_GPIO70 0x2\r
-\r
-\r
-//\r
-// PAD_DFT\r
-//\r
-#define VF_TAB_PAD_DFT_GPIO0 0xC\r
-#define VF_TAB_PAD_DFT_GPIO1 0xC\r
-#define VF_TAB_PAD_DFT_GPIO2 0xC\r
-#define VF_TAB_PAD_DFT_GPIO3 0xC\r
-#define VF_TAB_PAD_DFT_GPIO4 0xC\r
-#define VF_TAB_PAD_DFT_GPIO5 0xC\r
-#define VF_TAB_PAD_DFT_GPIO6 0xC\r
-#define VF_TAB_PAD_DFT_GPIO7 0xC\r
-#define VF_TAB_PAD_DFT_GPIO8 0xC\r
-#define VF_TAB_PAD_DFT_GPIO9 0xC\r
-#define VF_TAB_PAD_DFT_GPIO10 0xC\r
-#define VF_TAB_PAD_DFT_GPIO11 0xC\r
-#define VF_TAB_PAD_DFT_GPIO12 0xC\r
-#define VF_TAB_PAD_DFT_GPIO13 0xC\r
-#define VF_TAB_PAD_DFT_GPIO14 0xC\r
-#define VF_TAB_PAD_DFT_GPIO15 0xC\r
-#define VF_TAB_PAD_DFT_GPIO16 0xC\r
-#define VF_TAB_PAD_DFT_GPIO17 0xC\r
-#define VF_TAB_PAD_DFT_GPIO18 0xC\r
-#define VF_TAB_PAD_DFT_GPIO19 0xC\r
-#define VF_TAB_PAD_DFT_GPIO20 0xC\r
-#define VF_TAB_PAD_DFT_GPIO21 0xC\r
-#define VF_TAB_PAD_DFT_GPIO22 0xC\r
-#define VF_TAB_PAD_DFT_GPIO23 0xC\r
-#define VF_TAB_PAD_DFT_GPIO24 0xC\r
-#define VF_TAB_PAD_DFT_GPIO25 0xC\r
-#define VF_TAB_PAD_DFT_GPIO26 0xC\r
-#define VF_TAB_PAD_DFT_GPIO27 0xC\r
-#define VF_TAB_PAD_DFT_GPIO28 0xC\r
-#define VF_TAB_PAD_DFT_GPIO29 0xC\r
-#define VF_TAB_PAD_DFT_GPIO30 0xC\r
-#define VF_TAB_PAD_DFT_GPIO31 0xC\r
-#define VF_TAB_PAD_DFT_GPIO32 0xC\r
-#define VF_TAB_PAD_DFT_GPIO33 0xC\r
-#define VF_TAB_PAD_DFT_GPIO34 0xC\r
-#define VF_TAB_PAD_DFT_GPIO35 0xC\r
-#define VF_TAB_PAD_DFT_GPIO36 0xC\r
-#define VF_TAB_PAD_DFT_GPIO37 0xC\r
-#define VF_TAB_PAD_DFT_GPIO38 0xC\r
-#define VF_TAB_PAD_DFT_GPIO39 0xC\r
-#define VF_TAB_PAD_DFT_GPIO40 0xC\r
-#define VF_TAB_PAD_DFT_GPIO41 0xC\r
-#define VF_TAB_PAD_DFT_GPIO42 0xC\r
-#define VF_TAB_PAD_DFT_GPIO43 0xC\r
-#define VF_TAB_PAD_DFT_GPIO44 0xC\r
-#define VF_TAB_PAD_DFT_GPIO45 0xC\r
-#define VF_TAB_PAD_DFT_GPIO46 0xC\r
-#define VF_TAB_PAD_DFT_GPIO47 0xC\r
-#define VF_TAB_PAD_DFT_GPIO48 0xC\r
-#define VF_TAB_PAD_DFT_GPIO49 0xC\r
-#define VF_TAB_PAD_DFT_GPIO50 0xC\r
-#define VF_TAB_PAD_DFT_GPIO51 0xC\r
-#define VF_TAB_PAD_DFT_GPIO52 0xC\r
-#define VF_TAB_PAD_DFT_GPIO53 0xC\r
-#define VF_TAB_PAD_DFT_GPIO54 0xC\r
-#define VF_TAB_PAD_DFT_GPIO55 0xC\r
-#define VF_TAB_PAD_DFT_GPIO56 0xC\r
-#define VF_TAB_PAD_DFT_GPIO57 0xC\r
-#define VF_TAB_PAD_DFT_GPIO58 0xC\r
-#define VF_TAB_PAD_DFT_GPIO59 0xC\r
-#define VF_TAB_PAD_DFT_GPIO60 0xC\r
-#define VF_TAB_PAD_DFT_GPIO61 0xC\r
-#define VF_TAB_PAD_DFT_GPIO62 0xC\r
-#define VF_TAB_PAD_DFT_GPIO63 0xC\r
-#define VF_TAB_PAD_DFT_GPIO64 0xC\r
-#define VF_TAB_PAD_DFT_GPIO65 0xC\r
-#define VF_TAB_PAD_DFT_GPIO66 0xC\r
-#define VF_TAB_PAD_DFT_GPIO67 0xC\r
-#define VF_TAB_PAD_DFT_GPIO68 0xC\r
-#define VF_TAB_PAD_DFT_GPIO69 0xC\r
-#define VF_TAB_PAD_DFT_GPIO70 0xC\r
-\r
-\r
-//\r
-//SUS WELL\r
-//\r
-\r
-//\r
-// CONF0\r
-//\r
-#define VF_TAB_PAD_CONF0_GPIO_SUS0 0xCCA8\r
-#define VF_TAB_PAD_CONF0_GPIO_SUS1 0xCCA8\r
-#define VF_TAB_PAD_CONF0_GPIO_SUS2 0xCCA8\r
-#define VF_TAB_PAD_CONF0_GPIO_SUS3 0xCD28\r
-#define VF_TAB_PAD_CONF0_GPIO_SUS4 0xCD28\r
-#define VF_TAB_PAD_CONF0_GPIO_SUS5 0xCD28\r
-#define VF_TAB_PAD_CONF0_GPIO_SUS6 0x8850\r
-#define VF_TAB_PAD_CONF0_GPIO_SUS7 0x8850\r
-#define VF_TAB_PAD_CONF0_GPIO_SUS8 0xCCA8\r
-#define VF_TAB_PAD_CONF0_GPIO_SUS9 0xCCA8\r
-#define VF_TAB_PAD_CONF0_GPIO_SUS10 0xCCA8\r
-#define VF_TAB_PAD_CONF0_GPIO_SUS11 0xC828\r
-#define VF_TAB_PAD_CONF0_GPIO_SUS12 0xC828\r
-#define VF_TAB_PAD_CONF0_GPIO_SUS13 0xCCA8\r
-#define VF_TAB_PAD_CONF0_GPIO_SUS14 0xCCA8\r
-#define VF_TAB_PAD_CONF0_GPIO_SUS15 0x8C80\r
-#define VF_TAB_PAD_CONF0_GPIO_SUS16 0xC828\r
-\r
-//\r
-// CONF1\r
-//\r
-#define VF_TAB_PAD_CONF1_GPIO_SUS0 0\r
-#define VF_TAB_PAD_CONF1_GPIO_SUS1 0\r
-#define VF_TAB_PAD_CONF1_GPIO_SUS2 0\r
-#define VF_TAB_PAD_CONF1_GPIO_SUS3 0\r
-#define VF_TAB_PAD_CONF1_GPIO_SUS4 0\r
-#define VF_TAB_PAD_CONF1_GPIO_SUS5 0\r
-#define VF_TAB_PAD_CONF1_GPIO_SUS6 0\r
-#define VF_TAB_PAD_CONF1_GPIO_SUS7 0\r
-#define VF_TAB_PAD_CONF1_GPIO_SUS8 0\r
-#define VF_TAB_PAD_CONF1_GPIO_SUS9 0\r
-#define VF_TAB_PAD_CONF1_GPIO_SUS10 0\r
-#define VF_TAB_PAD_CONF1_GPIO_SUS11 0\r
-#define VF_TAB_PAD_CONF1_GPIO_SUS12 0\r
-#define VF_TAB_PAD_CONF1_GPIO_SUS13 0\r
-#define VF_TAB_PAD_CONF1_GPIO_SUS14 0\r
-#define VF_TAB_PAD_CONF1_GPIO_SUS15 0\r
-#define VF_TAB_PAD_CONF1_GPIO_SUS16 0\r
-\r
-//\r
-// PAD_VAL\r
-//\r
-#define VF_TAB_PAD_VAL_GPIO_SUS0 0\r
-#define VF_TAB_PAD_VAL_GPIO_SUS1 0\r
-#define VF_TAB_PAD_VAL_GPIO_SUS2 0\r
-#define VF_TAB_PAD_VAL_GPIO_SUS3 0\r
-#define VF_TAB_PAD_VAL_GPIO_SUS4 0\r
-#define VF_TAB_PAD_VAL_GPIO_SUS5 0\r
-#define VF_TAB_PAD_VAL_GPIO_SUS6 0\r
-#define VF_TAB_PAD_VAL_GPIO_SUS7 0\r
-#define VF_TAB_PAD_VAL_GPIO_SUS8 0\r
-#define VF_TAB_PAD_VAL_GPIO_SUS9 0\r
-#define VF_TAB_PAD_VAL_GPIO_SUS10 0\r
-#define VF_TAB_PAD_VAL_GPIO_SUS11 0\r
-#define VF_TAB_PAD_VAL_GPIO_SUS12 0\r
-#define VF_TAB_PAD_VAL_GPIO_SUS13 0\r
-#define VF_TAB_PAD_VAL_GPIO_SUS14 0\r
-#define VF_TAB_PAD_VAL_GPIO_SUS15 0\r
-#define VF_TAB_PAD_VAL_GPIO_SUS16 0\r
-\r
-//\r
-// PAD_DFT\r
-//\r
-#define VF_TAB_PAD_DFT_GPIO_SUS0 0\r
-#define VF_TAB_PAD_DFT_GPIO_SUS1 0\r
-#define VF_TAB_PAD_DFT_GPIO_SUS2 0\r
-#define VF_TAB_PAD_DFT_GPIO_SUS3 0\r
-#define VF_TAB_PAD_DFT_GPIO_SUS4 0\r
-#define VF_TAB_PAD_DFT_GPIO_SUS5 0\r
-#define VF_TAB_PAD_DFT_GPIO_SUS6 0\r
-#define VF_TAB_PAD_DFT_GPIO_SUS7 0\r
-#define VF_TAB_PAD_DFT_GPIO_SUS8 0\r
-#define VF_TAB_PAD_DFT_GPIO_SUS9 0\r
-#define VF_TAB_PAD_DFT_GPIO_SUS10 0\r
-#define VF_TAB_PAD_DFT_GPIO_SUS11 0\r
-#define VF_TAB_PAD_DFT_GPIO_SUS12 0\r
-#define VF_TAB_PAD_DFT_GPIO_SUS13 0\r
-#define VF_TAB_PAD_DFT_GPIO_SUS14 0\r
-#define VF_TAB_PAD_DFT_GPIO_SUS15 0\r
-#define VF_TAB_PAD_DFT_GPIO_SUS16 0\r
-\r
-\r
-//\r
-//\r
-// GPIO Register Settings for ValleyFalls (Netbook)\r
-//\r
-//\r
-// IO Space configyuration registers\r
-// Field Descriptions:\r
-// USE: Defines the pin's usage model: GPIO (G) or Native (N) mode.\r
-// I/O: Defines whether GPIOs are inputs (I) or outputs (O).\r
-// (Note: Only meaningful for pins used as GPIOs.)\r
-// LVL: This field gives you the initial value for "output" GPIO's.\r
-// (Note: The output level is dependent upon whether the pin is inverted.)\r
-// TPE: Defines whether Trigger Positive Edge Enable.\r
-// TNE: Defines whether Trigger Negative Edge Enable.\r
-// WAKE_EN: only support in SUS community\r
-// (Note: Only affects the level sent to the GPE logic and does not\r
-// affect the level read through the GPIO registers.)\r
-//\r
-//\r
-// Memory spcae configuration registers\r
-//\r
-// Field Descriptions:\r
-// PAD releated:\r
-// PAD_CONF0\r
-// PAD_CONF1\r
-// PAD_VAL\r
-// PAD_DFT\r
-//\r
-// Notes:\r
-// 1. N = Native , G = GPIO , I = Input, O = Output, - = BOTH/NOT SURE\r
-//\r
-// Signal UsedAs USE I/O LVL TPE TNE PCONF0 PCONF1 PVAL PDFT\r
-// -------------------------------------------------------------------------------------------------------------------------\r
-// GPIO0 UART1_RXD-L N I - - - cd29h - - -\r
-// GPIO1 UART1_TXD-0 N O - - - cd29h - - -\r
-// *GPIO2 UART1_RTS_B-1 N I - - - cca9h - - -\r
-// *GPIO3 UART1_CTS_B-H N O - - - cca9h - - -\r
-\r
-// GPIO4 NMI_B-H G - - - - cca9h - - -\r
-// GPIO5 GPIO_D5 G - - - - cca9h - - -\r
-// GPIO6 GPIO_D6 G O - - - 8d51h - - -\r
-// GPIO7 GPIO_D7 G O - - - 8cd1h - - -\r
-// GPIO8 GPIO_D8 G O - - - 8cd1h - - -\r
-// GPIO9 GPIO_D9 G I - - - 8cd1h - - -\r
-\r
-// GPIO10 GPIO_D10 G O - - - 8d51h - - -\r
-// GPIO11 GPIO_D11 G O - - - 8cd1h - - -\r
-// GPIO12 GPIO_D12 G O - - - 8cd1h - - -\r
-// GPIO13 GPIO_D13 G I - - - 8d51h - - -\r
-\r
-// GPIO14 SATA_GP0 N - - - - - - - -\r
-// GPIO15 SATA_GP1-L N - - - - ccaah - - -\r
-\r
-// GPIO16 SATA_LEDN-OD-O N O - - - - - - -\r
-// GPIO17 PCIE_CLKREQ0B-20K,H N I - - - cd2ah - - -\r
-// GPIO18 PCIE_CLKREQ1B-20K,H N O - - - ccaah - - -\r
-// GPIO19 PCIE_CLKREQ2B-20K,H N I - - - ccaah - - -\r
-// GPIO20 PCIE_CLKREQ3B-20K,H N - - - - ccaah - - -\r
-// GPIO21 PCIE_CLKREQ4B-20K,H N - - - - - - - -\r
-// GPIO22 FLEX_CLK_SE0-20K,L N O - - - ccaah - - -\r
-// GPIO23 FLEX_CLK_SE1-20K,L N - - - - - - - -\r
-\r
-// GPIO24 HDA_RSTB N O - - - 8d02h - - -\r
-// GPIO25 HDA_SYNC N O - - - 8d02h - - -\r
-// GPIO26 HDA_CLK N O - - - 8d02h - - -\r
-// GPIO27 HDA_SDO N I - - - 8d02h - - -\r
-// GPIO28 HDA_SDI0 N I - - - - - - -\r
-// GPIO29 HDA_SDI1 N O - - - - - - -\r
-// GPIO30 HDA_DOCKRSTB N I - - - - - - -\r
-// GPIO31 HDA_DOCKENB N O - - - - - - -\r
-\r
-// GPIO32 SDMMC1_CLK N - - - - 208d51h - - -\r
-// GPIO33 SDMMC1_D0 N - - - - 8cd1h - - -\r
-// GPIO34 SDMMC1_D1 N - - - - 8cd1h - - -\r
-// GPIO35 SDMMC1_D2 N - - - - 8cd1h - - -\r
-// GPIO36 SDMMC1_D3_CD_B N - - - - 8cd1h - - -\r
-// GPIO37 MMC1_D4_SD_WE N - - - - 8cd1h - - -\r
-// GPIO38 MMC1_D5 N - - - - 8cd1h - - -\r
-// GPIO39 MMC1_D6 N - - - - 8cd1h - - -\r
-// GPIO40 MMC1_D7 N - - - - 8cd1h - - -\r
-// GPIO41 SDMMC1_CMD N - - - - 8cd1h - - -\r
-// GPIO42 MMC1_RESET_B N - - - - 208d51h - - -\r
-\r
-// GPIO43 SDMMC2_CLK N - - - - 208d51h - - -\r
-// GPIO44 SDMMC2_D0 N - - - - 8cd1h - - -\r
-// GPIO45 SDMMC2_D1 N - - - - 8cd1h - - -\r
-// GPIO46 SDMMC2_D2 N - - - - 8cd1h - - -\r
-// GPIO47 SDMMC2_D3_CD_B N - - - - 8cd1h - - -\r
-// GPIO48 SDMMC2_CMD N - - - - 8cd1h - - -\r
-\r
-// GPIO49 SDMMC3_CLK N - - - - 8d51h - - -\r
-// GPIO50 SDMMC3_D0 N - - - - 8cd1h - - -\r
-// GPIO51 SDMMC3_D1 N - - - - 8cd1h - - -\r
-// GPIO52 SDMMC3_D2 N - - - - 8cd1h - - -\r
-// GPIO53 SDMMC3_D3 N - - - - 8cd1h - - -\r
-// GPIO54 SDMMC3_CD_B N - - - - cca9h - - -\r
-// GPIO55 SDMMC3_CMD N - - - - 8cd1h - - -\r
-// GPIO56 SDMMC3_1P8_EN N - - - - cd29h - - -\r
-\r
-// GPIO57 LPC_AD0 N - - - - - - - -\r
-// GPIO58 LPC_AD1 N - - - - - - - -\r
-// GPIO59 LPC_AD2 N - - - - - - - -\r
-// GPIO60 LPC_AD3 N - - - - - - - -\r
-// GPIO61 LPC_FRAMEB N O - - - - - - -\r
-// GPIO62 LPC_CLKOUT0 N O - - - - - - -\r
-// GPIO63 LPC_CLKOUT1 N O - - - - - - -\r
-// GPIO64 LPC_CLKRUNB N - - - - - - - -\r
-\r
-// GPIO65 SMB_DATA N - - - - - - - -\r
-// GPIO66 SMB_CLK N - - - - - - - -\r
-// GPIO67 SMB_ALERTB N - - - - - - - -\r
-\r
-// GPIO68 ILB_SEIRQ N - - - - - - - -\r
-// GPIO69 SPKR N O - - - - - - -\r
-\r
-//SUS WELL\r
-\r
-\r
-//GPIO_SUS0 GPIO_SUS0 N O - - - CCA8h - - -\r
-//GPIO_SUS1 GPIO_SUS1 N O - - - CCA8h - - -\r
-//GPIO_SUS2 GPIO_SUS2 N O - - - CCA8h - - -\r
-//GPIO_SUS3 GPIO_SUS3 N O - - - CD28h - - -\r
-//GPIO_SUS4 GPIO_SUS4 N O - - - CD28h - - -\r
-//GPIO_SUS5 GPIO_SUS5 N O - - - CD28h - - -\r
-//GPIO_SUS6 SUSPWRDNACK-0 N O - - - 8850h - - -\r
-//GPIO_SUS7 PMU_SLP_DDRVTT_B-0 N O - - - 8850h - - -\r
-//GPIO_SUS8 PMU_WAKE_B-20K,H N O - - - CCA8h - - -\r
-//GPIO_SUS9 PMU_PWRBTN_B-20K,H N O - - - CCA8h - - -\r
-//GPIO_SUS10 PMU_WAKE_LAN_B-20K,H N O - - - CCA8h - - -\r
-//GPIO_SUS11 SUS_STAT_B-1 N O - - - C828h - - -\r
-//GPIO_SUS12 PMU_SUSCLK-0 N O - - - C828h - - -\r
-//GPIO_SUS13 USB_OC0_B-20K,H N O - - - CCA8h - - -\r
-//GPIO_SUS14 USB_OC1_B-20K,H N O - - - CCA8h - - -\r
-//GPIO_SUS15 SPI_CS1_B-20K,H N O - - - 8C80h - - -\r
-//GPIO_SUS16 SPI_CS1_B-20K,H N O - - - C828h - - -\r
-//\r
-\r
-#define VF_NET_GPIO_USE_SEL_VAL_0_31 0x00000000\r
-#define VF_NET_GPIO_USE_SEL_VAL_32_63 0x00000000\r
-#define VF_NET_GPIO_USE_SEL_VAL_64_70 0x00000000\r
-#define VF_NET_GPIO_USE_SEL_VAL_SUS 0x00000000\r
-\r
-//\r
-//1010 --00 0100 01-- 0101 --0- 0001 1010\r
-//\r
-#define VF_NET_GPIO_IO_SEL_VAL_0_31 0x00000000 // BIT30 | BIT28 | BIT27 | BIT19 | BIT17 | BIT13 | BIT9 | BIT2 | BIT0\r
-#define VF_NET_GPIO_IO_SEL_VAL_32_63 0x00000000\r
-#define VF_NET_GPIO_IO_SEL_VAL_64_70 0x00000000\r
-#define VF_NET_GPIO_IO_SEL_VAL_SUS 0x00000000\r
-\r
-\r
-#define VF_NET_GPIO_LVL_VAL_0_31 0x00000000\r
-#define VF_NET_GPIO_LVL_VAL_32_63 0x00000000\r
-#define VF_NET_GPIO_LVL_VAL_64_70 0x00000000\r
-#define VF_NET_GPIO_LVL_VAL_SUS 0x00000000\r
-\r
-#define VF_NET_GPIO_TPE_VAL_0_31 0x00000000\r
-#define VF_NET_GPIO_TPE_VAL_SUS 0x00000000\r
-\r
-#define VF_NET_GPIO_TNE_VAL_0_31 0x00000000\r
-#define VF_NET_GPIO_TNE_VAL_SUS 0x00000000\r
-\r
-#define VF_NET_GPIO_TS_VAL_0_31 0x00000000\r
-#define VF_NET_GPIO_TS_VAL_SUS 0x00000000\r
-\r
-\r
-//\r
-// Memory space registers\r
-//\r
-\r
-\r
-//\r
-// CONF0\r
-//\r
-#define VF_NET_PAD_CONF0_GPIO0 0xcd29\r
-#define VF_NET_PAD_CONF0_GPIO1 0xcd29\r
-#define VF_NET_PAD_CONF0_GPIO2 0xcca9\r
-#define VF_NET_PAD_CONF0_GPIO3 0xcca9\r
-#define VF_NET_PAD_CONF0_GPIO4 0xcca8\r
-#define VF_NET_PAD_CONF0_GPIO5 0xcca8\r
-#define VF_NET_PAD_CONF0_GPIO6 0x8d50\r
-#define VF_NET_PAD_CONF0_GPIO7 0x8cd0\r
-#define VF_NET_PAD_CONF0_GPIO8 0x8cd0\r
-#define VF_NET_PAD_CONF0_GPIO9 0x8cd0\r
-#define VF_NET_PAD_CONF0_GPIO10 0x8d50\r
-#define VF_NET_PAD_CONF0_GPIO11 0x8cd0\r
-#define VF_NET_PAD_CONF0_GPIO12 0x8cd0\r
-#define VF_NET_PAD_CONF0_GPIO13 0x8d50\r
-#define VF_NET_PAD_CONF0_GPIO14 0xCCA8\r
-#define VF_NET_PAD_CONF0_GPIO15 0xccaa\r
-#define VF_NET_PAD_CONF0_GPIO16 0xC828\r
-#define VF_NET_PAD_CONF0_GPIO17 0xcd2a\r
-#define VF_NET_PAD_CONF0_GPIO18 0xccaa\r
-#define VF_NET_PAD_CONF0_GPIO19 0xccaa\r
-#define VF_NET_PAD_CONF0_GPIO20 0xccaa\r
-#define VF_NET_PAD_CONF0_GPIO21 0xCCA9\r
-#define VF_NET_PAD_CONF0_GPIO22 0xccaa\r
-#define VF_NET_PAD_CONF0_GPIO23 0xCD2A\r
-#define VF_NET_PAD_CONF0_GPIO24 0x8d02\r
-#define VF_NET_PAD_CONF0_GPIO25 0x8d02\r
-#define VF_NET_PAD_CONF0_GPIO26 0x8d02\r
-#define VF_NET_PAD_CONF0_GPIO27 0x8d02\r
-#define VF_NET_PAD_CONF0_GPIO28 0x8D02\r
-#define VF_NET_PAD_CONF0_GPIO29 0x8D02\r
-#define VF_NET_PAD_CONF0_GPIO30 0x8D00\r
-#define VF_NET_PAD_CONF0_GPIO31 0xCD2A\r
-#define VF_NET_PAD_CONF0_GPIO32 0x208d51\r
-#define VF_NET_PAD_CONF0_GPIO33 0x8cd1\r
-#define VF_NET_PAD_CONF0_GPIO34 0x8cd1\r
-#define VF_NET_PAD_CONF0_GPIO35 0x8cd1\r
-#define VF_NET_PAD_CONF0_GPIO36 0x8cd1\r
-#define VF_NET_PAD_CONF0_GPIO37 0x8cd1\r
-#define VF_NET_PAD_CONF0_GPIO38 0x8cd1\r
-#define VF_NET_PAD_CONF0_GPIO39 0x8cd1\r
-#define VF_NET_PAD_CONF0_GPIO40 0x8cd1\r
-#define VF_NET_PAD_CONF0_GPIO41 0x8cd1\r
-#define VF_NET_PAD_CONF0_GPIO42 0x208d51\r
-#define VF_NET_PAD_CONF0_GPIO43 0x208d51\r
-#define VF_NET_PAD_CONF0_GPIO44 0x8cd1\r
-#define VF_NET_PAD_CONF0_GPIO45 0x8cd1\r
-#define VF_NET_PAD_CONF0_GPIO46 0x8cd1\r
-#define VF_NET_PAD_CONF0_GPIO47 0x8cd1\r
-#define VF_NET_PAD_CONF0_GPIO48 0x8cd1\r
-#define VF_NET_PAD_CONF0_GPIO49 0x8d51\r
-#define VF_NET_PAD_CONF0_GPIO50 0x8cd1\r
-#define VF_NET_PAD_CONF0_GPIO51 0x8cd1\r
-#define VF_NET_PAD_CONF0_GPIO52 0x8cd1\r
-#define VF_NET_PAD_CONF0_GPIO53 0x8cd1\r
-#define VF_NET_PAD_CONF0_GPIO54 0xcca9\r
-#define VF_NET_PAD_CONF0_GPIO55 0x8cd1\r
-#define VF_NET_PAD_CONF0_GPIO56 0xcd29\r
-#define VF_NET_PAD_CONF0_GPIO57 0x8C80\r
-#define VF_NET_PAD_CONF0_GPIO58 0x8C80\r
-#define VF_NET_PAD_CONF0_GPIO59 0x8C80\r
-#define VF_NET_PAD_CONF0_GPIO60 0x8C80\r
-#define VF_NET_PAD_CONF0_GPIO61 0x8800\r
-#define VF_NET_PAD_CONF0_GPIO62 0x8D00\r
-#define VF_NET_PAD_CONF0_GPIO63 0x8800\r
-#define VF_NET_PAD_CONF0_GPIO64 0x8800\r
-#define VF_NET_PAD_CONF0_GPIO65 0xC828\r
-#define VF_NET_PAD_CONF0_GPIO66 0xC828\r
-#define VF_NET_PAD_CONF0_GPIO67 0xC828\r
-#define VF_NET_PAD_CONF0_GPIO68 0xCCA8\r
-#define VF_NET_PAD_CONF0_GPIO69 0xC828\r
-#define VF_NET_PAD_CONF0_GPIO70 0xCCA8\r
-\r
-\r
-\r
-\r
-//\r
-// PAD_CONF1\r
-//\r
-#define VF_NET_PAD_CONF1_GPIO0 0x20002\r
-#define VF_NET_PAD_CONF1_GPIO1 0x20002\r
-#define VF_NET_PAD_CONF1_GPIO2 0x20002\r
-#define VF_NET_PAD_CONF1_GPIO3 0x20002\r
-#define VF_NET_PAD_CONF1_GPIO4 0x20002\r
-#define VF_NET_PAD_CONF1_GPIO5 0x20002\r
-#define VF_NET_PAD_CONF1_GPIO6 0x1F000F\r
-#define VF_NET_PAD_CONF1_GPIO7 0x1F000F\r
-#define VF_NET_PAD_CONF1_GPIO8 0x1F000F\r
-#define VF_NET_PAD_CONF1_GPIO9 0x1F000F\r
-#define VF_NET_PAD_CONF1_GPIO10 0x1F000F\r
-#define VF_NET_PAD_CONF1_GPIO11 0x1F000F\r
-#define VF_NET_PAD_CONF1_GPIO12 0x1F000F\r
-#define VF_NET_PAD_CONF1_GPIO13 0x1F000F\r
-#define VF_NET_PAD_CONF1_GPIO14 0x20002\r
-#define VF_NET_PAD_CONF1_GPIO15 0x20002\r
-#define VF_NET_PAD_CONF1_GPIO16 0x20002\r
-#define VF_NET_PAD_CONF1_GPIO17 0x20002\r
-#define VF_NET_PAD_CONF1_GPIO18 0x20002\r
-#define VF_NET_PAD_CONF1_GPIO19 0x20002\r
-#define VF_NET_PAD_CONF1_GPIO20 0x20002\r
-#define VF_NET_PAD_CONF1_GPIO21 0x20002\r
-#define VF_NET_PAD_CONF1_GPIO22 0x20002\r
-#define VF_NET_PAD_CONF1_GPIO23 0x20002\r
-#define VF_NET_PAD_CONF1_GPIO24 0x00000\r
-#define VF_NET_PAD_CONF1_GPIO25 0x00000\r
-#define VF_NET_PAD_CONF1_GPIO26 0x00000\r
-#define VF_NET_PAD_CONF1_GPIO27 0x00000\r
-#define VF_NET_PAD_CONF1_GPIO28 0x00000\r
-#define VF_NET_PAD_CONF1_GPIO29 0x00000\r
-#define VF_NET_PAD_CONF1_GPIO30 0x00000\r
-#define VF_NET_PAD_CONF1_GPIO31 0x20002\r
-#define VF_NET_PAD_CONF1_GPIO32 0x00000\r
-#define VF_NET_PAD_CONF1_GPIO33 0x00000\r
-#define VF_NET_PAD_CONF1_GPIO34 0x00000\r
-#define VF_NET_PAD_CONF1_GPIO35 0x00000\r
-#define VF_NET_PAD_CONF1_GPIO36 0x00000\r
-#define VF_NET_PAD_CONF1_GPIO37 0x00000\r
-#define VF_NET_PAD_CONF1_GPIO38 0x00000\r
-#define VF_NET_PAD_CONF1_GPIO39 0x00000\r
-#define VF_NET_PAD_CONF1_GPIO40 0x00000\r
-#define VF_NET_PAD_CONF1_GPIO41 0x00000\r
-#define VF_NET_PAD_CONF1_GPIO42 0x00000\r
-#define VF_NET_PAD_CONF1_GPIO43 0x00000\r
-#define VF_NET_PAD_CONF1_GPIO44 0x00000\r
-#define VF_NET_PAD_CONF1_GPIO45 0x00000\r
-#define VF_NET_PAD_CONF1_GPIO46 0x00000\r
-#define VF_NET_PAD_CONF1_GPIO47 0x00000\r
-#define VF_NET_PAD_CONF1_GPIO48 0x00000\r
-#define VF_NET_PAD_CONF1_GPIO49 0x00000\r
-#define VF_NET_PAD_CONF1_GPIO50 0x00000\r
-#define VF_NET_PAD_CONF1_GPIO51 0x00000\r
-#define VF_NET_PAD_CONF1_GPIO52 0x00000\r
-#define VF_NET_PAD_CONF1_GPIO53 0x00000\r
-#define VF_NET_PAD_CONF1_GPIO54 0x20002\r
-#define VF_NET_PAD_CONF1_GPIO55 0x00000\r
-#define VF_NET_PAD_CONF1_GPIO56 0x20002\r
-#define VF_NET_PAD_CONF1_GPIO57 0x00000\r
-#define VF_NET_PAD_CONF1_GPIO58 0x00000\r
-#define VF_NET_PAD_CONF1_GPIO59 0x00000\r
-#define VF_NET_PAD_CONF1_GPIO60 0x00000\r
-#define VF_NET_PAD_CONF1_GPIO61 0x00000\r
-#define VF_NET_PAD_CONF1_GPIO62 0x00000\r
-#define VF_NET_PAD_CONF1_GPIO63 0x00000\r
-#define VF_NET_PAD_CONF1_GPIO64 0x00000\r
-#define VF_NET_PAD_CONF1_GPIO65 0x20002\r
-#define VF_NET_PAD_CONF1_GPIO66 0x20002\r
-#define VF_NET_PAD_CONF1_GPIO67 0x20002\r
-#define VF_NET_PAD_CONF1_GPIO68 0x20002\r
-#define VF_NET_PAD_CONF1_GPIO69 0x20002\r
-#define VF_NET_PAD_CONF1_GPIO70 0x20002\r
-\r
-\r
-\r
-//\r
-// PAD_VAL\r
-//\r
-#define VF_NET_PAD_VAL_GPIO0 0x2\r
-#define VF_NET_PAD_VAL_GPIO1 0x2\r
-#define VF_NET_PAD_VAL_GPIO2 0x2\r
-#define VF_NET_PAD_VAL_GPIO3 0x2\r
-#define VF_NET_PAD_VAL_GPIO4 0x2\r
-#define VF_NET_PAD_VAL_GPIO5 0x2\r
-#define VF_NET_PAD_VAL_GPIO6 0x2\r
-#define VF_NET_PAD_VAL_GPIO7 0x2\r
-#define VF_NET_PAD_VAL_GPIO8 0x2\r
-#define VF_NET_PAD_VAL_GPIO9 0x2\r
-#define VF_NET_PAD_VAL_GPIO10 0x2\r
-#define VF_NET_PAD_VAL_GPIO11 0x2\r
-#define VF_NET_PAD_VAL_GPIO12 0x2\r
-#define VF_NET_PAD_VAL_GPIO13 0x2\r
-#define VF_NET_PAD_VAL_GPIO14 0x2\r
-#define VF_NET_PAD_VAL_GPIO15 0x2\r
-#define VF_NET_PAD_VAL_GPIO16 0x4\r
-#define VF_NET_PAD_VAL_GPIO17 0x2\r
-#define VF_NET_PAD_VAL_GPIO18 0x2\r
-#define VF_NET_PAD_VAL_GPIO19 0x2\r
-#define VF_NET_PAD_VAL_GPIO20 0x2\r
-#define VF_NET_PAD_VAL_GPIO21 0x2\r
-#define VF_NET_PAD_VAL_GPIO22 0x2\r
-#define VF_NET_PAD_VAL_GPIO23 0x2\r
-#define VF_NET_PAD_VAL_GPIO24 0x2\r
-#define VF_NET_PAD_VAL_GPIO25 0x2\r
-#define VF_NET_PAD_VAL_GPIO26 0x2\r
-#define VF_NET_PAD_VAL_GPIO27 0x2\r
-#define VF_NET_PAD_VAL_GPIO28 0x2\r
-#define VF_NET_PAD_VAL_GPIO29 0x2\r
-#define VF_NET_PAD_VAL_GPIO30 0x2\r
-#define VF_NET_PAD_VAL_GPIO31 0x2\r
-#define VF_NET_PAD_VAL_GPIO32 0x2\r
-#define VF_NET_PAD_VAL_GPIO33 0x2\r
-#define VF_NET_PAD_VAL_GPIO34 0x2\r
-#define VF_NET_PAD_VAL_GPIO35 0x2\r
-#define VF_NET_PAD_VAL_GPIO36 0x2\r
-#define VF_NET_PAD_VAL_GPIO37 0x2\r
-#define VF_NET_PAD_VAL_GPIO38 0x2\r
-#define VF_NET_PAD_VAL_GPIO39 0x2\r
-#define VF_NET_PAD_VAL_GPIO40 0x2\r
-#define VF_NET_PAD_VAL_GPIO41 0x2\r
-#define VF_NET_PAD_VAL_GPIO42 0x2\r
-#define VF_NET_PAD_VAL_GPIO43 0x2\r
-#define VF_NET_PAD_VAL_GPIO44 0x2\r
-#define VF_NET_PAD_VAL_GPIO45 0x2\r
-#define VF_NET_PAD_VAL_GPIO46 0x2\r
-#define VF_NET_PAD_VAL_GPIO47 0x2\r
-#define VF_NET_PAD_VAL_GPIO48 0x2\r
-#define VF_NET_PAD_VAL_GPIO49 0x2\r
-#define VF_NET_PAD_VAL_GPIO50 0x2\r
-#define VF_NET_PAD_VAL_GPIO51 0x2\r
-#define VF_NET_PAD_VAL_GPIO52 0x2\r
-#define VF_NET_PAD_VAL_GPIO53 0x2\r
-#define VF_NET_PAD_VAL_GPIO54 0x2\r
-#define VF_NET_PAD_VAL_GPIO55 0x2\r
-#define VF_NET_PAD_VAL_GPIO56 0x2\r
-#define VF_NET_PAD_VAL_GPIO57 0x2\r
-#define VF_NET_PAD_VAL_GPIO58 0x2\r
-#define VF_NET_PAD_VAL_GPIO59 0x2\r
-#define VF_NET_PAD_VAL_GPIO60 0x2\r
-#define VF_NET_PAD_VAL_GPIO61 0x4\r
-#define VF_NET_PAD_VAL_GPIO62 0x2\r
-#define VF_NET_PAD_VAL_GPIO63 0x2\r
-#define VF_NET_PAD_VAL_GPIO64 0x2\r
-#define VF_NET_PAD_VAL_GPIO65 0x2\r
-#define VF_NET_PAD_VAL_GPIO66 0x2\r
-#define VF_NET_PAD_VAL_GPIO67 0x0\r
-#define VF_NET_PAD_VAL_GPIO68 0x2\r
-#define VF_NET_PAD_VAL_GPIO69 0x4\r
-#define VF_NET_PAD_VAL_GPIO70 0x2\r
-\r
-\r
-//\r
-// PAD_DFT\r
-//\r
-#define VF_NET_PAD_DFT_GPIO0 0xC\r
-#define VF_NET_PAD_DFT_GPIO1 0xC\r
-#define VF_NET_PAD_DFT_GPIO2 0xC\r
-#define VF_NET_PAD_DFT_GPIO3 0xC\r
-#define VF_NET_PAD_DFT_GPIO4 0xC\r
-#define VF_NET_PAD_DFT_GPIO5 0xC\r
-#define VF_NET_PAD_DFT_GPIO6 0xC\r
-#define VF_NET_PAD_DFT_GPIO7 0xC\r
-#define VF_NET_PAD_DFT_GPIO8 0xC\r
-#define VF_NET_PAD_DFT_GPIO9 0xC\r
-#define VF_NET_PAD_DFT_GPIO10 0xC\r
-#define VF_NET_PAD_DFT_GPIO11 0xC\r
-#define VF_NET_PAD_DFT_GPIO12 0xC\r
-#define VF_NET_PAD_DFT_GPIO13 0xC\r
-#define VF_NET_PAD_DFT_GPIO14 0xC\r
-#define VF_NET_PAD_DFT_GPIO15 0xC\r
-#define VF_NET_PAD_DFT_GPIO16 0xC\r
-#define VF_NET_PAD_DFT_GPIO17 0xC\r
-#define VF_NET_PAD_DFT_GPIO18 0xC\r
-#define VF_NET_PAD_DFT_GPIO19 0xC\r
-#define VF_NET_PAD_DFT_GPIO20 0xC\r
-#define VF_NET_PAD_DFT_GPIO21 0xC\r
-#define VF_NET_PAD_DFT_GPIO22 0xC\r
-#define VF_NET_PAD_DFT_GPIO23 0xC\r
-#define VF_NET_PAD_DFT_GPIO24 0xC\r
-#define VF_NET_PAD_DFT_GPIO25 0xC\r
-#define VF_NET_PAD_DFT_GPIO26 0xC\r
-#define VF_NET_PAD_DFT_GPIO27 0xC\r
-#define VF_NET_PAD_DFT_GPIO28 0xC\r
-#define VF_NET_PAD_DFT_GPIO29 0xC\r
-#define VF_NET_PAD_DFT_GPIO30 0xC\r
-#define VF_NET_PAD_DFT_GPIO31 0xC\r
-#define VF_NET_PAD_DFT_GPIO32 0xC\r
-#define VF_NET_PAD_DFT_GPIO33 0xC\r
-#define VF_NET_PAD_DFT_GPIO34 0xC\r
-#define VF_NET_PAD_DFT_GPIO35 0xC\r
-#define VF_NET_PAD_DFT_GPIO36 0xC\r
-#define VF_NET_PAD_DFT_GPIO37 0xC\r
-#define VF_NET_PAD_DFT_GPIO38 0xC\r
-#define VF_NET_PAD_DFT_GPIO39 0xC\r
-#define VF_NET_PAD_DFT_GPIO40 0xC\r
-#define VF_NET_PAD_DFT_GPIO41 0xC\r
-#define VF_NET_PAD_DFT_GPIO42 0xC\r
-#define VF_NET_PAD_DFT_GPIO43 0xC\r
-#define VF_NET_PAD_DFT_GPIO44 0xC\r
-#define VF_NET_PAD_DFT_GPIO45 0xC\r
-#define VF_NET_PAD_DFT_GPIO46 0xC\r
-#define VF_NET_PAD_DFT_GPIO47 0xC\r
-#define VF_NET_PAD_DFT_GPIO48 0xC\r
-#define VF_NET_PAD_DFT_GPIO49 0xC\r
-#define VF_NET_PAD_DFT_GPIO50 0xC\r
-#define VF_NET_PAD_DFT_GPIO51 0xC\r
-#define VF_NET_PAD_DFT_GPIO52 0xC\r
-#define VF_NET_PAD_DFT_GPIO53 0xC\r
-#define VF_NET_PAD_DFT_GPIO54 0xC\r
-#define VF_NET_PAD_DFT_GPIO55 0xC\r
-#define VF_NET_PAD_DFT_GPIO56 0xC\r
-#define VF_NET_PAD_DFT_GPIO57 0xC\r
-#define VF_NET_PAD_DFT_GPIO58 0xC\r
-#define VF_NET_PAD_DFT_GPIO59 0xC\r
-#define VF_NET_PAD_DFT_GPIO60 0xC\r
-#define VF_NET_PAD_DFT_GPIO61 0xC\r
-#define VF_NET_PAD_DFT_GPIO62 0xC\r
-#define VF_NET_PAD_DFT_GPIO63 0xC\r
-#define VF_NET_PAD_DFT_GPIO64 0xC\r
-#define VF_NET_PAD_DFT_GPIO65 0xC\r
-#define VF_NET_PAD_DFT_GPIO66 0xC\r
-#define VF_NET_PAD_DFT_GPIO67 0xC\r
-#define VF_NET_PAD_DFT_GPIO68 0xC\r
-#define VF_NET_PAD_DFT_GPIO69 0xC\r
-#define VF_NET_PAD_DFT_GPIO70 0xC\r
-\r
-//\r
-// PCONF0\r
-//\r
-#define VF_NET_PAD_CONF0_GPIO_SUS0 0xCCA8\r
-#define VF_NET_PAD_CONF0_GPIO_SUS1 0xCCA8\r
-#define VF_NET_PAD_CONF0_GPIO_SUS2 0xCCA8\r
-#define VF_NET_PAD_CONF0_GPIO_SUS3 0xCD28\r
-#define VF_NET_PAD_CONF0_GPIO_SUS4 0xCD28\r
-#define VF_NET_PAD_CONF0_GPIO_SUS5 0xCD28\r
-#define VF_NET_PAD_CONF0_GPIO_SUS6 0x8850\r
-#define VF_NET_PAD_CONF0_GPIO_SUS7 0x8850\r
-#define VF_NET_PAD_CONF0_GPIO_SUS8 0xCCA8\r
-#define VF_NET_PAD_CONF0_GPIO_SUS9 0xCCA8\r
-#define VF_NET_PAD_CONF0_GPIO_SUS10 0xCCA8\r
-#define VF_NET_PAD_CONF0_GPIO_SUS11 0xC828\r
-#define VF_NET_PAD_CONF0_GPIO_SUS12 0xC828\r
-#define VF_NET_PAD_CONF0_GPIO_SUS13 0xCCA8\r
-#define VF_NET_PAD_CONF0_GPIO_SUS14 0xCCA8\r
-#define VF_NET_PAD_CONF0_GPIO_SUS15 0x8C80\r
-#define VF_NET_PAD_CONF0_GPIO_SUS16 0xC828\r
-\r
-//\r
-// PCONF1\r
-//\r
-#define VF_NET_PAD_CONF1_GPIO_SUS0 0\r
-#define VF_NET_PAD_CONF1_GPIO_SUS1 0\r
-#define VF_NET_PAD_CONF1_GPIO_SUS2 0\r
-#define VF_NET_PAD_CONF1_GPIO_SUS3 0\r
-#define VF_NET_PAD_CONF1_GPIO_SUS4 0\r
-#define VF_NET_PAD_CONF1_GPIO_SUS5 0\r
-#define VF_NET_PAD_CONF1_GPIO_SUS6 0\r
-#define VF_NET_PAD_CONF1_GPIO_SUS7 0\r
-#define VF_NET_PAD_CONF1_GPIO_SUS8 0\r
-#define VF_NET_PAD_CONF1_GPIO_SUS9 0\r
-#define VF_NET_PAD_CONF1_GPIO_SUS10 0\r
-#define VF_NET_PAD_CONF1_GPIO_SUS11 0\r
-#define VF_NET_PAD_CONF1_GPIO_SUS12 0\r
-#define VF_NET_PAD_CONF1_GPIO_SUS13 0\r
-#define VF_NET_PAD_CONF1_GPIO_SUS14 0\r
-#define VF_NET_PAD_CONF1_GPIO_SUS15 0\r
-#define VF_NET_PAD_CONF1_GPIO_SUS16 0\r
-\r
-\r
-#define VF_NET_PAD_VAL_GPIO_SUS0 0\r
-#define VF_NET_PAD_VAL_GPIO_SUS1 0\r
-#define VF_NET_PAD_VAL_GPIO_SUS2 0\r
-#define VF_NET_PAD_VAL_GPIO_SUS3 0\r
-#define VF_NET_PAD_VAL_GPIO_SUS4 0\r
-#define VF_NET_PAD_VAL_GPIO_SUS5 0\r
-#define VF_NET_PAD_VAL_GPIO_SUS6 0\r
-#define VF_NET_PAD_VAL_GPIO_SUS7 0\r
-#define VF_NET_PAD_VAL_GPIO_SUS8 0\r
-#define VF_NET_PAD_VAL_GPIO_SUS9 0\r
-#define VF_NET_PAD_VAL_GPIO_SUS10 0\r
-#define VF_NET_PAD_VAL_GPIO_SUS11 0\r
-#define VF_NET_PAD_VAL_GPIO_SUS12 0\r
-#define VF_NET_PAD_VAL_GPIO_SUS13 0\r
-#define VF_NET_PAD_VAL_GPIO_SUS14 0\r
-#define VF_NET_PAD_VAL_GPIO_SUS15 0\r
-#define VF_NET_PAD_VAL_GPIO_SUS16 0\r
-\r
-\r
-#define VF_NET_PAD_DFT_GPIO_SUS0 0\r
-#define VF_NET_PAD_DFT_GPIO_SUS1 0\r
-#define VF_NET_PAD_DFT_GPIO_SUS2 0\r
-#define VF_NET_PAD_DFT_GPIO_SUS3 0\r
-#define VF_NET_PAD_DFT_GPIO_SUS4 0\r
-#define VF_NET_PAD_DFT_GPIO_SUS5 0\r
-#define VF_NET_PAD_DFT_GPIO_SUS6 0\r
-#define VF_NET_PAD_DFT_GPIO_SUS7 0\r
-#define VF_NET_PAD_DFT_GPIO_SUS8 0\r
-#define VF_NET_PAD_DFT_GPIO_SUS9 0\r
-#define VF_NET_PAD_DFT_GPIO_SUS10 0\r
-#define VF_NET_PAD_DFT_GPIO_SUS11 0\r
-#define VF_NET_PAD_DFT_GPIO_SUS12 0\r
-#define VF_NET_PAD_DFT_GPIO_SUS13 0\r
-#define VF_NET_PAD_DFT_GPIO_SUS14 0\r
-#define VF_NET_PAD_DFT_GPIO_SUS15 0\r
-#define VF_NET_PAD_DFT_GPIO_SUS16 0\r
-\r
-\r
-//\r
-// Function Prototypes\r
-//\r
-EFI_STATUS\r
-PlatformPchInit (\r
- IN SYSTEM_CONFIGURATION *SystemConfiguration,\r
- IN CONST EFI_PEI_SERVICES **PeiServices,\r
- IN UINT16 PlatformType\r
- );\r
-\r
-EFI_STATUS\r
-PlatformCpuInit (\r
- IN CONST EFI_PEI_SERVICES **PeiServices,\r
- IN SYSTEM_CONFIGURATION *SystemConfiguration,\r
- IN EFI_PLATFORM_CPU_INFO *PlatformCpuInfo\r
- );\r
-\r
-EFI_STATUS\r
-PeimInitializeFlashMap (\r
- IN EFI_FFS_FILE_HEADER *FfsHeader,\r
- IN CONST EFI_PEI_SERVICES **PeiServices\r
- );\r
-\r
-EFI_STATUS\r
-PeimInstallFlashMapPpi (\r
- IN EFI_FFS_FILE_HEADER *FfsHeader,\r
- IN CONST EFI_PEI_SERVICES **PeiServices\r
- );\r
-\r
-EFI_STATUS\r
-EFIAPI\r
-IchReset (\r
- IN CONST EFI_PEI_SERVICES **PeiServices\r
- )\r
-;\r
-\r
-BOOLEAN\r
-GetSleepTypeAfterWakeup (\r
- IN CONST EFI_PEI_SERVICES **PeiServices,\r
- OUT UINT16 *SleepType\r
- );\r
-\r
-EFI_STATUS\r
-EFIAPI\r
-GetWakeupEventAndSaveToHob (\r
- IN CONST EFI_PEI_SERVICES **PeiServices\r
- )\r
-;\r
-\r
-EFI_STATUS\r
-EFIAPI\r
-MemoryDiscoveredPpiNotifyCallback (\r
- IN CONST EFI_PEI_SERVICES **PeiServices,\r
- IN EFI_PEI_NOTIFY_DESCRIPTOR *NotifyDescriptor,\r
- IN VOID *Ppi\r
- )\r
-;\r
-\r
-EFI_STATUS\r
-EFIAPI\r
-PeiGetVariable (\r
- IN CONST EFI_PEI_SERVICES **PeiServices,\r
- IN CHAR16 *VariableName,\r
- IN EFI_GUID * VendorGuid,\r
- OUT UINT32 *Attributes OPTIONAL,\r
- IN OUT UINTN *DataSize,\r
- OUT VOID *Data\r
- )\r
-;\r
-\r
-EFI_STATUS\r
-EFIAPI\r
-PeiGetNextVariableName (\r
- IN CONST EFI_PEI_SERVICES **PeiServices,\r
- IN OUT UINTN *VariableNameSize,\r
- IN OUT CHAR16 *VariableName,\r
- IN OUT EFI_GUID *VendorGuid\r
- )\r
-;\r
-\r
-EFI_STATUS\r
-UpdateBootMode (\r
- IN CONST EFI_PEI_SERVICES **PeiServices,\r
- IN OUT EFI_PLATFORM_INFO_HOB *PlatformInfoHob\r
- );\r
-\r
-EFI_STATUS\r
-EFIAPI\r
-EndOfPeiPpiNotifyCallback (\r
- IN CONST EFI_PEI_SERVICES **PeiServices,\r
- IN EFI_PEI_NOTIFY_DESCRIPTOR *NotifyDescriptor,\r
- IN VOID *Ppi\r
- );\r
-\r
-EFI_STATUS\r
-EFIAPI\r
-PeimInitializeRecovery (\r
- IN CONST EFI_PEI_SERVICES **PeiServices\r
- )\r
-;\r
-\r
-VOID\r
-CheckPowerOffNow (\r
- VOID\r
- );\r
-\r
-VOID\r
-IchGpioInit (\r
- IN UINT16 PlatformType,\r
- IN SYSTEM_CONFIGURATION *SystemConfiguration\r
- );\r
-\r
-EFI_STATUS\r
-PcieSecondaryBusReset (\r
- IN CONST EFI_PEI_SERVICES **PeiServices,\r
- IN UINT8 Bus,\r
- IN UINT8 Dev,\r
- IN UINT8 Fun\r
- );\r
-\r
-VOID\r
-SetPlatformBootMode (\r
- IN CONST EFI_PEI_SERVICES **PeiServices,\r
- IN OUT EFI_PLATFORM_INFO_HOB *PlatformInfoHob\r
- );\r
-\r
-BOOLEAN\r
-CheckIfJumperSetForRecovery(\r
- VOID\r
- );\r
-\r
-EFI_STATUS\r
-EFIAPI \r
-FindFv (\r
- IN EFI_PEI_FIND_FV_PPI *This,\r
- IN CONST EFI_PEI_SERVICES **PeiServices,\r
- IN OUT UINT8 *FvNumber,\r
- OUT EFI_FIRMWARE_VOLUME_HEADER **FVAddress\r
- );\r
-\r
-BOOLEAN\r
-IsA16Inverted (\r
- );\r
-\r
-EFI_STATUS\r
-EFIAPI\r
-CpuOnlyReset (\r
- IN CONST EFI_PEI_SERVICES **PeiServices\r
- );\r
-\r
-EFI_STATUS\r
-EFIAPI\r
-InitLan (\r
- IN CONST EFI_PEI_SERVICES **PeiServices,\r
- IN SYSTEM_CONFIGURATION *Buffer\r
- );\r
-\r
-EFI_STATUS\r
-EFIAPI\r
-Stall (\r
- IN CONST EFI_PEI_SERVICES **PeiServices,\r
- IN CONST EFI_PEI_STALL_PPI *This,\r
- IN UINTN Microseconds\r
- );\r
-\r
-EFI_STATUS\r
-MultiPlatformInfoInit (\r
- IN CONST EFI_PEI_SERVICES **PeiServices,\r
- IN OUT EFI_PLATFORM_INFO_HOB *PlatformInfoHob\r
- );\r
-\r
-BOOLEAN\r
-IsRecoveryJumper (\r
- IN CONST EFI_PEI_SERVICES **PeiServices,\r
- IN OUT EFI_PLATFORM_INFO_HOB *PlatformInfoHob\r
-);\r
-\r
-EFI_STATUS\r
-CheckOsSelection (\r
- IN CONST EFI_PEI_SERVICES **PeiServices,\r
- IN SYSTEM_CONFIGURATION *SystemConfiguration\r
- );\r
-\r
-EFI_STATUS\r
-PlatformInfoUpdate (\r
- IN CONST EFI_PEI_SERVICES **PeiServices,\r
- IN OUT EFI_PLATFORM_INFO_HOB *PlatformInfoHob,\r
- IN SYSTEM_CONFIGURATION *SystemConfiguration\r
- );\r
-\r
-VOID\r
-PlatformSsaInit (\r
-IN SYSTEM_CONFIGURATION *SystemConfiguration,\r
-IN CONST EFI_PEI_SERVICES **PeiServices\r
- );\r
-\r
-EFI_STATUS\r
-InitializePlatform (\r
- IN CONST EFI_PEI_SERVICES **PeiServices,\r
- IN EFI_PLATFORM_INFO_HOB *PlatformInfoHob,\r
- IN SYSTEM_CONFIGURATION *SystemConfiguration\r
-);\r
-\r
-VOID\r
-MchInit (\r
-IN CONST EFI_PEI_SERVICES **PeiServices\r
- );\r
-\r
-\r
-EFI_STATUS\r
-EFIAPI\r
-SetPeiCacheMode (\r
- IN CONST EFI_PEI_SERVICES **PeiServices\r
- );\r
-\r
-EFI_STATUS\r
-EFIAPI\r
-SetDxeCacheMode (\r
- IN CONST EFI_PEI_SERVICES **PeiServices\r
- );\r
-\r
-EFI_STATUS\r
-GPIO_initialization (\r
- IN EFI_PEI_SERVICES **PeiServices,\r
- IN EFI_PEI_NOTIFY_DESCRIPTOR *NotifyDescriptor,\r
- IN VOID *SmbusPpi\r
- );\r
-\r
-\r
-BOOLEAN\r
-IsRtcUipAlwaysSet (\r
- IN CONST EFI_PEI_SERVICES **PeiServices\r
- );\r
-\r
-\r
-\r
-EFI_STATUS\r
-InitPchUsb (\r
- IN CONST EFI_PEI_SERVICES **PeiServices\r
- );\r
-\r
-EFI_STATUS\r
-EFIAPI\r
-PublishMemoryTypeInfo (\r
- void\r
- );\r
-\r
-\r
-#endif\r
projects / mirror_edk2.git / blobdiff